Magnetoresistiver Speicher Embedded MRAM: 5,9 ns Zugriffszeit und 5,8 MByte/s Schreibdurchsatz

Von Michael Eckstein

Anbieter zum Thema

Auf dem „2022 Symposium on VLSI“ hat Renesas seine optimierte Embedded STT-MRAM-Technologie vorgestellt. Die Ergebnisse des im 22-nm-CMOS-Prozess gefertigten Testchips lassen aufhorchen – und könnten den Einsatz in schnelleren Mikrocontrollern ermöglichen.

Der Testchip enthält 32 Megabit eingebetteten MRAM-Speicher. MRAM erfordert im CMOS-Prozess weniger Masken als Flash-Speicher.
Der Testchip enthält 32 Megabit eingebetteten MRAM-Speicher. MRAM erfordert im CMOS-Prozess weniger Masken als Flash-Speicher.
(Bild: Renesas Electronics )

Magnetoresistiver Random-Access-Memory, kurz MRAM, gilt in manchen Anwendungen als vielversprechende Alternative zu Flash-Speichern. Nun hat Renesas Electronics Corporation (Renesas) Schaltungstechnologien für einen eingebetteten Spin-Transfer-Torque-MRAM (STT-MRAM, im Folgenden MRAM-)Testchip mit schnellen Lese- und Schreiboperationen vorgestellt. Dieser soll sich beispielsweise für IoT-Anwendungen eignen.

Der im 22-nm-Prozess gefertigte Testchip enthält ein eingebettetes 32-Megabit-MRAM-Speicherzellen-Array und erreicht nach Angaben des Herstellers einen zufälligen Lesezugriff von 5,9 ns bei einer maximalen Sperrschichttemperatur von 150 °C sowie einen Schreibdurchsatz von 5,8 Megabyte pro Sekunde (MByte/s). Diese Ergebnisse hat das Unternehmen am 16. Juni auf dem 2022 IEEE Symposium on VLSI Technology and Circuits in Hawaii vorgestellt.

Marktbeobachter erwarten, dass aufgrund der Entwicklung von IoT- und KI-Technologien Mikrocontroller-Einheiten (MCUs), die in Endgeräten verwendet werden, mehr Leistung als je zuvor erbringen müssen und gleichzeitig besonders energieeffizient arbeiten müssen. Das setzt die Fertigung mit feineren Prozessknoten voraus.

MRAM benötigt weniger zusätzliche Masken als Flash

MRAM, der in der BEOL (back end of line, Anmerkung 1) hergestellt wird, ist im Vergleich zu Flash-Speicher, der in der FEOL (front end of line, Anmerkung 2) hergestellt wird, für Prozesse unter 22 nm von Vorteil, da er mit der bestehenden CMOS-Logikprozesstechnologie kompatibel ist und weniger zusätzliche Maskenschichten erfordert.

Allerdings hat MRAM eine geringere Lesespanne als Flash-Speicher, was sich auf die Lesegeschwindigkeit auswirkt. Eine große Lücke zwischen der CPU-Betriebsfrequenz und der Lesefrequenz des nichtflüchtigen Speichers stellt ebenfalls eine Herausforderung dar, da sie die Leistung der MCU beeinträchtigen kann.

Kürzere Schreibzeit erreichbar als bei Flash

MRAM kann auch eine kürzere Schreibzeit als Flash-Speicher erreichen, da vor dem Schreibvorgang kein Löschvorgang erforderlich ist. Es sind jedoch weitere Geschwindigkeitsverbesserungen erforderlich, um die Systemausfallzeiten für Over-the-Air-Updates (OTA), die für Endgeräte erforderlich sind, zu verkürzen und die Kosten für Endprodukthersteller beim Schreiben von Steuercodes für MCUs zu senken.

Um diesen Herausforderungen zu begegnen und die Marktnachfrage nach höherer MCU-Leistung zu befriedigen, hat Renesas die folgenden neuen Schaltungstechnologien entwickelt, um schnellere Lese- und Schreibvorgänge in MRAM zu erreichen.

Schnelle Lesetechnologie mit hochpräzisem Leseverstärker-Schaltkreis

MRAM verwendet Speicherzellen mit magnetischen Tunnelübergangs-Bauelementen (MTJ), in denen hohe und niedrige Widerstandszustände den Datenwerten 1 bzw. 0 entsprechen, um Informationen zu speichern. Ein differentieller Leseverstärker unterscheidet zwischen den beiden Zuständen, indem er die Spannungsdifferenz in der Entladegeschwindigkeit zwischen dem Speicherzellenstrom und dem Referenzstrom liest.

Da jedoch die Stromdifferenz zwischen den Zuständen 1 und 0 bei MRAM kleiner ist als bei Flash-Speicher, ist die vom Leseverstärker gelesene Spannungsdifferenz geringer. Selbst wenn die Entladezeit auf größere Spannungsdifferenzen zwischen den Differenzeingangsknoten des Leseverstärkers ausgedehnt wird, besteht die Gefahr, dass beide Eingangsknoten vollständig entladen werden, bevor die erforderliche Spannungsdifferenz erreicht ist. Dieses Problem ist bei hohen Temperaturen besonders akut.

Um dieses Problem zu lösen, hat Renesas eine neue Technologie eingeführt, die eine kapazitive Kopplung nutzt, um den Spannungspegel der differentiellen Eingangsknoten zu erhöhen, so dass der Differenzverstärker eine Spannungsdifferenz auch dann erfassen kann, wenn die Stromdifferenz zwischen den Speicherzellen gering ist, was einen hochpräzisen und schnellen Lesebetrieb ermöglicht.

Schnelle Schreibtechnologie mit gleichzeitiger Optimierung der Bit-Zahl beim Schreiben

In Anlehnung an die im Dezember 2021 angekündigten Hochgeschwindigkeits-Schreibtechnologien für eingebettete STT-MRAMs wird mit der neuen Technologie eine noch höhere Geschwindigkeit erreicht, indem die Modusübergangszeit während des Schreibvorgangs verkürzt wird.

Bei dieser Technologie werden die Bereiche, an die die Schreibspannung angelegt wird, aufgeteilt, und durch Eingabe der Schreibadresse vor dem Einrichten der Schreibspannung wird die Spannung selektiv nur an den erforderlichen Bereich angelegt. Diese Methode reduziert die parasitäre kapazitive Last in dem Bereich, an den die Spannung während des Schreibvorgangs angelegt wird, und verkürzt so die Spannungsaufbauzeit. Dadurch wird die Zeit für den Übergang in den Schreibmodus um etwa 30 % verkürzt, was den Schreibvorgang beschleunigt.

In weitere Evolutionsstufen seiner Embedded-MRAM-Technologie für MCUs will Renesas auf Taktraten über 100 MHz optimieren, was den Speicherzugriff weiter beschleunigen würde. Damit könnte die MRAM-Technik dann auch in leistungsfähigere MCUs integriert werden. Code ließe sich so laut Renesas effizienter als bisher in Endgeräte schreiben.

Anmerkungen

1. BEOL steht für „back end of line“ und bezeichnet den letzten Teil der Halbleiterfertigung ab der Abscheidung der metallischen Zwischenschichten bis zur Fertigstellung.

2. FEOL steht für „Front End of Line“ und bezeichnet den ersten Teil der Halbleiterfertigung, in dem die Bauelemente im Substrat strukturiert werden, bevor die metallischen Verbindungsschichten abgeschieden werden.

(ID:48420746)