VHDL for Synthesis

25.06.2018

03.09.2018 - 05.09.2018

Veranstaltungsort: Hamburg

VHDL for Synthesis

VHDL ist eine leistungsstarke Hardwarebeschreibungssprache für die Simulation und Synthese von digitalen Schaltungen. Dieser Kurs basiert auf der Sprachrevision IEEE Std. 1076-2008.

Programmierbare Logikbausteine wie FPGAs haben sich in allen Bereichen unseren täglichen Lebens etabliert. Sie werden z.B. in mobilen Telefonen, IoT-Geräten, Automobilen oder Rechenzentren verbaut. Ihre Einsatzbereiche sind dabei so vielfältig wie ihre Größe. Sie dienen dabei als Protokolladapter, der Videoverarbeitung, der Sensorauswertung oder als Signalkonverter.

Der Entwurf digitaler Schaltungen dieser Größenordnung bedingt den Einsatz einer leistungsfähigen Hardwarebeschreibungssprache, die durch diverse Abstraktionsmechanismen den Entwickler in die Lage versetzt, schnell und effektiv ein Hardwaredesign zu erstellen. VHDL erfüllt all diese Anforderungen.

In diesem Seminar werden die synthese-relevanten Aspekte der Hardwarebeschreibungssprache VHDL, basierend auf der aktuellen Sprachrevision IEEE Std. 1076-2008, behandelt.

Agenda und Anmeldung >>>

Das Seminar findet auch vom 5. - 7.11.2018 in Freiburg statt.