Ein neuer Technologie-Ansatz für den einfachen SJ-MOSFET

Autor / Redakteur: Tom Harrington, Scott Carson * / Gerd Kucera

D3 Semi hat ihren Hochvolt-Superjunction-MOSFET weiterentwickelt und bietet u.a. die Konfigurierbarkeit auf Wafer-Ebene für schnelles Prototyping und/oder Behebung von Schaltungsproblemen.

Firmen zum Thema

Bild 1: Herkömmlicher Transistor ohne Trimming-Möglichkeit.
Bild 1: Herkömmlicher Transistor ohne Trimming-Möglichkeit.
(Bild: D3)

Aufgrund der MOSFET-Knappheit in den Jahren 2007 und 2008 erkannten drei Power-Routiniers die Marktbedeutung eines neuen Anbieters, der Qualitätsprodukte schnell zu liefern in der Lage ist. D3 Semiconductor entstand.

Mit insgesamt rund 70 Jahren Branchenerfahrung und ebenso weitreichendem Technologie-Background entwickelten Vince Evelsizer (CEO) und Tom Harrington (CTO) sowie Marty Brown (als erfahrener Entwickler mit einer Vielzahl von Spezialisierungen) einen dreistufigen Business-Plan, der eine Geschäftsentwicklung und Technologie vorantreiben sollte. Unmittelbar nach der planerischen Konzeptionierung begann 2011 die Testphase verschiedener Technologiekonzepte.

Bildergalerie
Bildergalerie mit 6 Bildern

Die technologische Vision war es, den Gate-Treiber zusammen mit anderen analogen Funktionen auf dem Hochspannungs-Superjunction-MOSFET zu integrieren. Klar war: Hinsichtlich des Preis/Leistung-Verhältnisses ist Silizium schwer zu übertreffen. Somit stand die Silizium-SJ-Technologie als logische Wahl für das Erreichen des Ziels fest. Ein einfacher dreistufiger Prozess bei der Produktentwicklung sollte dazu dienen, die gewünschte Integration und Leistung für zukünftige Generationen von SJ-Transistoren zu erreichen.

Die Stufe 1 bestand darin, einen Weltklasse-HVJS zu entwickeln. Das wurde mit der Einführung der +FET-MOSFET-Produktlinie im März 2017 erreicht. Die Leistungsstärke von Hochspannungs-Superjunction-MOSFETs kann mit allen anderen Bausteinen auf dem Markt mithalten. Unsere MOSFET-Produktlinie deckt einen weiten Bereich an Kenndaten und Gehäusetypen ab. Mit laufender Serienproduktion und zwei Ersatzquellen für jeden Teil der Lieferkette erfreuen wir uns bereits reger Nachfrage.

Zusätzliche Konfigurationen sind möglich

Die Stufe 2 unterscheidet uns vom Wettbewerb dahingehend, dass das Konzept die Rückwärtsentwicklung ist. Anders ausgedrückt: Anstatt erst eine Lösung (Produkt) zu erschaffen und dann ein Problem (Kundenbedarf) zu finden, haben wir uns darauf konzentriert, eine zuverlässige Superjunction-Plattform zu entwickeln, die auf Wafer-Ebene gemäß den Entwicklervorgaben konfigurierbar ist.

Wir nutzen dabei unseren Background sowohl in der Analog- als auch der Mixed-Signal-Technologie. Diese haben wir zur Erschaffung unseres Superjunction-MOSFET zusammengeführt. Das Einzigartige dabei ist die Nutzung einer Mixed-Signal-Fabrik. Dies bedeutet, dass das Silizium bereits während des Fertigungsprozesses im Hinblick auf eine spezielle Anwendung optimiert werden kann.

Diese ‚Skalierbarkeit‘ stellt für ein mittelständisches Halbleiterunternehmen ein Novum in der Branche dar. Bestehende Top-Tier-Zulieferer setzen nur führende diskrete Technologien für hochvolumige kommerzielle Märkte ein. Zulieferer der zweiten Ebene sind auf veraltete Fabriken mit begrenzter technologischer Skalierbarkeit angewiesen. Dies führt oftmals zu Problemen der Lieferkette, die wiederum Designkompromisse nach sich ziehen, und dazu, dass kleinere Unternehmen einfach nicht über die Möglichkeit verfügen, eine vergleichbare Art von Flexibilität zu bieten.

D3 Semiconductor hält Patente zur Verbesserung der Konfigurierung von SJ-MOSFETs. Feineinstellungsmöglichkeiten von Slew-Rate, Schwellenspannung, Einschaltwiderstand und Strombelastbarkeit innerhalb eines bestimmten Bereichs liefern Optionen, die man bisher bei SJ-MOSFETs nicht kannte. Dies bietet Entwicklern eine bessere Kontrolle des dynamischen Systemverhaltens als je zuvor. Mit der Konfigurationsmöglichkeit zusätzlicher Variablen lässt sich der MOSFET noch besser an das System anpassen und die benötigte Zeit für die Änderung des Platinen-Layouts oder das Prototyping von Magnetoptionen verkürzen.

Die Vereinfachung des MOSFET-Bausteins

Im herkömmlichen Ansatz ist der MOSFET ein einfacher Schalter mit gegebenem Verhalten, definierter Leistungsfähigkeit und Auswirkung. Der Rest der Schaltung wird anschließend so ausgelegt, dass der MOSFET in seinem sicheren Betriebsbereich bleibt. Darüber hinaus wird die externe Beschaltung derart abgestimmt, dass sich das vom MOSFET während des normalen Betriebs erzeugte Rauschen verringert. Von außerhalb betrachtet erscheint dieser Ansatz vernünftig, jedoch erhöht die zusätzliche Beschaltung Komplexität, Kosten und Systemgewicht.

Innerhalb der Schaltung ist der MOSFET oft sein eigener Feind. Er erzeugt im Normalbetrieb hochfrequentes Rauschen während seiner Ein/Aus- und Aus/Ein-Übergänge. Während des Ein/Aus-Übergangs kann dieses Rauschen durch parasitäre physikalische Eigenschaften der Schaltungskomponenten und des Platinen-Layouts verstärkt werden. Wird das verstärkte Rauschen auf das Gate bzw. auf die Gate-Treiber-Schaltung rückgekoppelt, kann die Gate-Spannung so weit ansteigen, dass der MOSFET wieder in den On-Zustand kommt, was zu Verlusten führt.

Neben der schwierigen Aufgabe der Rauschminderung ist zudem ein hoch bleibender Wirkungsgrad sicherzustellen, denn die Produktanforderungen verlangen EMV-Konformität bei höchstmöglicher Effizienz. Dies stellt den Entwickler vor die Aufgabe, auch die letzten 0,1% Wirkungsgrad aus einer Schaltung herauszupressen. Dessen bewusst, dass dies wesentliche Fragen unter den Entwicklern sind, haben wir uns dafür entschieden, Teil der Lösung anstatt Teil des Problems zu sein. Mit anderen Worten: Da der MOSFET oftmals Teil des Problems ist, sahen wir keinen Grund, warum er nicht auch Teil der Lösung sein sollte – mit Schwerpunkt auf dem Wirkungsgrad. Zu diesem Zweck bestand der neue Ansatz darin, durch Hinzufügen einer Konfigurationsebene für MOSFETs dem Entwickler mehr Kontrolle in die Hand zu geben, um den MOSFET besser an das System anzupassen.

Typische Steuerungstechniken und schärfere Kontrolle

Abweichungen bezüglich der Schwellenspannung und des Gate-Widerstands bestimmen zeitliche Randbedingungen, die sich auf den Gesamtwirkungsgrad der Schaltung (beispielsweise Netzteil) auswirken. Eine schärfere und genauere Kontrolle der Verteilungen der Schwellenspannung und des Gate-Widerstands bietet viele Vorteile. Einige Beispiele umfassen ein präziseres System-Zeit-Verhalten, geringere Schaltverluste, vermindertes Rauschen und verbesserter Wirkungsgrad.

Es gibt verschiedene Geräteparameter dieser Art, bei denen der Absolutwert nicht so wichtig ist, wie die für diesen Parameter beobachtete Schwankungsbreite. Eine schärfere Kontrolle dieser Verteilungen würde dem Entwickler die Flexibilität geben, ein bestimmtes Leistungsmerkmal zu verbessern, das für eine bestimmte Anwendung erforderlich ist, und gleichzeitig das elektrische Rauschen gering halten. Die Nutzung einer Wafer-Fertigungsstätte für Analog/Mixed-Signal-Halbleiter liefert das erforderliche Kontrollniveau zum Erreichen dieser Ergebnisse.

In den letzten Jahren wurden verschiedene Techniken eingesetzt, um die Parameterverteilungen in kostengünstigeren Fertigungsprozessen zu straffen, die jedoch nicht vollständig zufriedenstellend waren. Eine bisherige Lösung bestand darin, sich auf den kostengünstigsten Fertigungsprozess zu konzentrieren, die resultierenden Bauteile zu testen und nur diejenigen auszuwählen, die in einen akzeptablen Bereich fallen. Dies ist auch als ‚Binning‘ bekannt.

Leider verursacht dieser Ansatz höhere Kosten, da eine große Anzahl der gefertigten Bauelemente außerhalb des gewünschten Verteilungsbereichs verworfen werden müssen. Darüber hinaus birgt diese Methode ein großes Potenzial für verwaiste Lagerbestände, die zu noch höheren Gesamtkosten führen.

Ein weiterer Ansatz war, die Konstruktion der Bauelemente leicht zu verändern, um Laser-Trimming oder andere Nachbehandlungsverfahren zu ermöglichen, um so eine große Anzahl in den jeweils gewünschten Parameterbereich zu verschieben. Dieses ‚Trimming‘-Verfahren wurde erfolgreich bei Mixed-Signal-Schaltungen in der Serienfertigung eingesetzt. Allerdings noch nicht erfolgreich bei vertikalen Halbleiterbauelementen. Der Grund dafür ist, dass die internen Komponenten des vertikalen Bausteins alle einen gemeinsamen Anschluss auf der Unterseite des Wafers haben.

Beispielsweise ist die Unterseite des Wafers für einen VDMOS der gemeinsame Drain-Anschluss für alle internen Einheiten, aus denen der Baustein besteht. Trimming für Bauelemente mit gemeinsamen Anschlüssen bedurfte neuartiger Technologien. Im Mittelpunkt der dritten Stufe des D3-Business-Fahrplans steht der Aufbau einer Roadmap von 20+ Jahren.

Der interessante Ansatz ist die Konfigurierbarkeit

Wie in Bild 1 gezeigt sind in einer herkömmlichen Transistorkonfiguration keine Elemente vorhanden, die die Möglichkeit für Trimming bieten. Entschließt sich der Entwickler dazu, einen klassischen Weg der Systementwicklung zu verfolgen, ist die Entscheidung für einen herkömmlichen Transistor sicherlich ein gangbarer. Zusätzliche Schaltungskontrollmechanismen durch die Auswahl von Transistoren mit Laser-Trimming-Möglichkeit eröffnet eine Vielzahl neuer Variablen, die vom Entwickler festgelegt werden können.

Insbesondere Parameter wie beispielsweise Schaltzeiten, Einschaltwiederstand, Schwellenspannung und Strombelastbarkeit können entsprechend den Vorgaben des Entwicklers innerhalb eines bestimmten Auswahlbereichs festgelegt oder konfiguriert werden. Diese Konfigurierbarkeit wird durch Laser-Trimming des Transistorelements unter Verwendung mehrerer paralleler Bauteilabschnitte erzielt, wie in Bild 2 gezeigt. Dieselbe Methode kann dazu verwendet werden, die gewünschten Parameter Bauelemente- oder Wafer-übergreifend abzugleichen. Dadurch lassen sich identisch angepasste Bauelemente auf konsistente Weise in Serienfertigung liefern.

Bildergalerie
Bildergalerie mit 6 Bildern

Der Vorteil für den Entwickler liegt darin, dass identisch angepasste MOSFETs in einer H-Brücken- oder Parallel-Konfiguration zur Verfügung stehen. Das ermöglicht die Reduzierung des System-Overheads, da die Stromflüsse in einer gegebenen Schaltung vorhersehbar sind. Im Fall der Halbbrückenschaltung gilt dasselbe in Bezug auf abgestimmte Transistoren. Im besonderen Fall der Halbbrücke lassen sich Totzeit verringern und Schaltfrequenz erhöhen und so die Bauelemente hinsichtlich Größe, Strombelastbarkeit und Rauschminderung optimieren.

Neben der Festlegung des dynamischen Verhaltens durch Trimming lassen sich statische Parameter auf ähnliche Weise konfigurieren. Die Konfiguration von Schwellenspannung, Einschaltwiderstand und Strombelastbarkeit durch die Beeinflussung von Gate-Widerständen und Schmelzeinsätzen ermöglicht die Auswahl der optimalen Spannung für die Zielschaltung. Durch Verwendung eines Lasers zur Erzeugung eines open circuit (hochohmiger Ausgang) im Gate-Bereich des Transistors während eines Standard-Fertigungsablaufs können die statischen Parameter im gewünschten Rahmen konfiguriert werden.

Der Vorteil für den Entwickler ist, dass er die Schwellenspannung ausreichend hoch legen kann, um das Schaltungsrauschen vernachlässigen zu können; oder ausreichend niedrig, um Wirkungsgradverluste in der Gate-Treiber-Schaltung zu kompensieren.

Beim Rapid-Prototyping, bei dem ein bestimmter Einschaltwiderstand oder eine Strombelastbarkeit erforderlich ist, wird Trimming zur Entfernung des aktiven Transistorbereichs eingesetzt. So können innerhalb kurzer Zeit eine Anzahl von Bauteilen (in der Menge eines Wafers) geliefert werden, die die besonderen Anforderungen des Entwicklers erfüllen. Ist das Prototyping abgeschlossen und geht das Projekt in die Serienfertigung, wird ein Maskensatz für die jeweilige Schwellenspannung, Einschaltwiderstände und Strombelastbarkeit erzeugt, um die Kosten zu optimieren.

Bei der Entwicklung der +FET-Architektur wurden Überlegungen hinsichtlich Laser-Trimming angestellt, um zu verhindern, dass Wärmeinjektion durch den Laser den Transistorbetrieb beeinträchtigt; Mixed-Signal-Fertigungstechniken kamen zur Anwendung, ohne die Herstellungskosten zu erhöhen.

Die Verwendung des Laser-Trimmings in der Serienfertigung ist gebräuchlich; allerdings ist der D3-Ansatz, diese Fertigungstechnik für Power-MOSFETs einzusetzen, besonders. Ergebnisse sind neue Möglichkeiten der Schaltungsoptimierung, etwa für medizinische Stromversorgungen oder Audioschaltungen.

* Tom Harrington ist Chief Technology Officer und Mitgründer der D3 Semiconductor, Addison/Texas.

* Scott Carson ist Vice President Sales & Marketing bei D3 Semiconductor, Addison/Texas.

(ID:44947429)