Ein Motortreiber-IC als Lowpower-Vollbrücken-DC/DC-Wandler

Seite: 2/3

Firmen zum Thema

Unterspannungs-Sperre und Current-Limit-Funktion

Häufig übersehen wird bei der Implementierung diskreter H-Brücken-Schaltungen die Unterspannungs-Sperre (Undervoltage Lockout – UVLO), die im Baustein DRV8848 auf etwa 3 V eingestellt ist und ein Schalten der FETs verhindert, wenn die Versorgungsspannung unter einen bestimmten Grenzwert fällt. Beim Versuch, die FETs bei zu niedriger Versorgungsspannung ein- und auszuschalten, würden diese Bauelemente nämlich im linearen Bereich betrieben, was eine hohe Verlustleistung zur Folge hätte.

Der IC erzeugt darüber hinaus eine interne Versorgungsspannung (VINT) von 3,3 V ±5%. Diese Spannung lässt sich extern nutzen, beispielsweise zur Versorgung des VREF-Pins des Bausteins zum Programmieren der Current-Limit-Funktion. Indem man VINT über ein RC-Netzwerk mit VREF verbindet, liegt an VREF beim Einschalten eine steigende Spannung an, wodurch die Strombegrenzung CL langsam hochfährt und auf diese Weise für ein Softstart-Verhalten sorgt.

Bildergalerie
Bildergalerie mit 7 Bildern

Die Strombegrenzung des DRV8848 wird berechnet mit VREF/(6,6 Risense). Bei einer Spannung von VREF=3,3 V und einem Widerstand Risense=1 Ω beträgt der Grenzstrom 0,5 A. Bild 1 zeigt exemplarisch eine Schaltung, in der der DRV8848 die Leistungswandlung für zwei separat isolierte Ausgänge übernimmt. Zu Demonstrationszwecken besitzt ein Übertrager eine Sekundärwicklung mit Mittelabgriff und zwei Gleichrichterdioden, während der andere über Einzelwicklungen mit einem anschließenden Vollbrücken-Gleichrichter verfügt, wie es normalerweise bei einem Ringkerntrafo der Fall wäre.

In den Primärstromkreis ist außerdem ein 10-µF-Serienkondensator eingebaut, um sicherzustellen, dass niemals ein Gleichstrom an den Übertrager gelangt. VREF wird von VINT über ein RC-Netzwerk versorgt, das VREF in rund 10 ms hochfährt und damit einen Softstart implementiert. Die auf 200 kHz eingestellte Schaltfrequenz muss extern zugeführt werden – entweder von einem Mikrocontroller-Pin oder von einem eigenständigen LMC555-Timer, der gemäß seinem Datenblatt für 50% Tastverhältnis konfiguriert ist. Der DRV8848 benötigt zusätzlich eine invertierte Version des Taktsignals. Diese wird mit dem im Schaltplan eingezeichneten Inverter SN74LVC1G04 generiert. Zum Aktivieren des IC muss der nSLEEP-Pin des Bausteins auf High-Potenzial gezogen werden.

Für die Testschaltung wurde ein Übertrager des Typs Coilcraft SD250-4L mit einem Windungsverhältnis von 1:1,5:1,5 benutzt. Der zweite Kanal des DRV8848 steuert eine andere Version des Übertragers (SD250-2L) mit nur einer Sekundärwicklung (1:1,5) an. Der DRV8848 sorgt für eine gewisse Austastzeit, die zusammen mit den Anstiegs- und Abfallzeiten von dem normalerweise 100% betragenden Tastverhältnis des Wandlers abgezogen werden muss.

Die 200 ns (typisch) betragende Austastzeit wird zwischen die Schaltvorgänge der high- und masseseitigen FETs in jeder Halbbrücke eingefügt. Daher beträgt das tatsächliche Tastverhältnis zirka 92% (Bild 2). Aus der Eingangsspannung von 12 V werden daher 0,92 • 12 V • 1,5=16,5 V. Der Diodenabfall auf der Sekundärseite bewirkt, dass sich dieser Wert weiter auf eine Ausgangsspannung von rund 16 V reduziert.

Da dieser Wandler ungeregelt ist, muss davon ausgegangen werden, dass sich die 16 V Ausgangsspannung mit zunehmender Belastung verringern.

Ursache hierfür sind die Wicklungswiderstände des Übertragers, die Einschaltwiderstände der FETs und der Wicklungswiderstand der Ausgangsinduktivität (werden ein Übertrager ohne Mittelabgriff und ein Vollbrücken-Gleichrichter verwendet, dann müssen zwei Dioden-Spannungsabfälle abgezogen werden).

(ID:44947386)