Suchen

PSoC 6 Dual-Core-SoC-Plattform mit extrem niedrigem Energieverbrauch

| Redakteur: Sebastian Gerstl

Cypress präsentiert mit PSoC 6 eine neue Generation seiner bewährten Embedded-SoCs. Die sowohl auf einem ARM Cortex-M4 als auch Cortex-M0+ Kern aufsetzende Dual-Core-Prozessorplattform wurde speziell hinsichtlich der nahtlosen Integration kritischer, hardwarebasierter Sicherheit und Konnektivität für das IoT optimiert.

Firmen zum Thema

Die auf zwei Prozessorkernen (ARM Cortex-M4 und ARM Cortex-M0+) aufbauende SoC-Plattform PSoC 6 ermöglicht stromsparenden Betrieb auch leistungsaufwändiger IoT-Applikationen. Je nach Bedarf und Aufwand kann für Operationen ein Kern verwendet werden, wärend der zweite im Sleep-Modus verbleibt.
Die auf zwei Prozessorkernen (ARM Cortex-M4 und ARM Cortex-M0+) aufbauende SoC-Plattform PSoC 6 ermöglicht stromsparenden Betrieb auch leistungsaufwändiger IoT-Applikationen. Je nach Bedarf und Aufwand kann für Operationen ein Kern verwendet werden, wärend der zweite im Sleep-Modus verbleibt.
(Bild: Cypress)

Die proprietäre Cypress 40-nm SONOS-Prozesstechnologie ermöglicht der PSoC 6 MCU-Architektur eine niedrige Energieaufnahme (22 µA/MHz und 15 µA/MHz im aktiven Betrieb). Mit dynamischer Spannungs- und Frequenzskalierung (DVFS) bietet die Plattform alle Fähigkeiten, wenn sowohl hohe Leistung als auch ein energiesparender Betrieb gefordert sind. Die Dual-Core-Architektur ermöglicht leistungsoptimierte Systemauslegungen, bei denen der Hilfskern Aufgaben des Hauptkerns übernehmen kann, während der Hauptkern im Sleep-Modus verbleibt, um Energie zu sparen.

PSoC 6 stellt eine hardwarebasierte sichere Laufzeitumgebung (Trusted Execution Environment, TEE) mit Secure-Boot-Funktionen und integrierter sicherer Datenspeicherung zum Schutz der Firmware, Anwendungen und gesicherter Assets, wie kryptographischer Schlüssel, bereit. Zudem sind eine große Auswahl symmetrischer und asymmetrischer Kryptographiealgorithmen nach verschiedenen Industriestandards implementiert, einschließlich Elliptical-Curve Cryptography (ECC), Advanced Encryption Standard (AES) und Secure Hash Algorithmen (SHA 1,2,3) in einem in der Hardware integrierten Coprozessor Die Architektur unterstützt mehrere sichere Umgebungen gleichzeitig, ohne dass hierzu externer Speicher oder sichere Elemente erforderlich sind, und bietet skalierbaren sicheren Speicher für mehrere unabhängige vom Anwender definierte Sicherheitspolitiken.

Über die softwaredefinierte Peripherie können kundenspezifische analoge Frontends (AFE) oder digitale Schnittstellen für innovative Systemkomponenten, z.B. Displays mit elektronischem Papier, realisiert werden. Die Architektur bietet flexible Optionen zur drahtlosen Konnektivität, einschließlich des voll integrierten Bluetooth Low Energy (BLE) 5.0. Die PSoC 6 MCU-Architektur enthält die neuste Generation der branchenweit führenden kapazitiven Berührungserkennung Cypress CapSense für robuste und zuverlässige moderne Schnittstellen zur Berührungs- und Gestensteuerung. Unterstützt wird diese Architektur von der integrierten Entwicklungsumgebung (IDE) Cypress PSoC Creator und dem wachsenden ARM-Ökosystem.

Muster und Kits sind derzeit für ausgewählte Kunden und über ein Early Adapter Program verfügbar. Volle Produktion von PSoC6 wird für das vierte Quartal 2017 erwartet

Weitere Informationen über die Plattform sowie das Early Adopter Program finden Sie auf der Webseite des Entwicklers: www.cypress.com.

(ID:44589312)