Suchen

Drahtgebundene IC-Schnittstelle für vorausschauende Wartung

Autor / Redakteur: Richard Anslow und Dara O’Sullivan * / Kristin Rinortner

Drahtgebundene Schnittstellen reduzieren den Designzyklus und die Testzeit von Lösungen für die vorausschauende Wartung. Im Beitrag geht es um das detaillierte Design der SPI auf RS485/422-Varianten.

Firmen zum Thema

Ganz nah dran: Die Auswahl der richtigen Sensoren hat entscheidenden Einfluss auf die Zuverlässigkeit einer Fernwartungslösung für Industrie-4.0-Anwendungen.
Ganz nah dran: Die Auswahl der richtigen Sensoren hat entscheidenden Einfluss auf die Zuverlässigkeit einer Fernwartungslösung für Industrie-4.0-Anwendungen.
(Bild: Analog Devices; ©Alex Stemmer - stock.adobe.com)

Zu den gängigen Herausforderungen bei der Implementierung einer leitungsgebundenen Physical-Layer-Schnittstelle für MEMS-Bauelemente gehören der EMV-Aspekt und die Datenintegrität. Wenn eine taktsynchronisierte Schnittstelle wie SPI über lange RS-485/RS-422-Kabel erweitert werden soll und es zudem gewünscht ist, für Datenübertragung und Stromversorgung ein und dieselbe Twisted-Pair-Leitung zu nutzen (Phantomspeisung), kommt eine ganze Reihe weiterer Herausforderungen hinzu.

Dieser Artikel gibt Empfehlungen für das Design der Physical-Layer-Schnittstelle und setzt sich mit den folgenden Überlegungen auseinander: Management der Zeitsynchronisation im System, Empfehlungen zur Abwägung zwischen Datenrate und Kabellänge, Design und Simulation von Filtern für Architekturen mit gemeinsamer Stromversorgung und Datenübertragung, Performance-Abwägungen für die passiven Bauelemente bei Phantomspeisung, Spielraum für Batterieauswahl und Systemdesign und experimentelle Messungen.

Im ersten Teil haben wir drahtgebundene Interface-Lösungen beschrieben, die den Designzyklus und die Testzeit von Lösungen zur vorausschauenden Wartung reduzieren und eine schnellere Markteinführung ermöglichen.

Zeitsynchronisation und Kabellänge

Beim Design einer Verbindung zwischen SPI und RS-485/RS-422 wirken sich Kabel und Bauelemente auf die Takt- und Datensynchronisation aus. Bei großer Kabellänge erfährt das SCLK-Signal durch das Kabel eine Laufzeitververzögerung, die bei 100 m Kabel zwischen 400 und 500 ns liegt. Bei einem MOSI-Datentransfer werden MOSI und SCLK durch das Kabel gleichermaßen verzögert. Daten, die vom Slave-MISO an den Master übertragen werden, sind dadurch nicht mehr synchronisiert, da SCLK um das Doppelte der Kabellaufzeit verzögert wird. Der maximal mögliche Frequenzwert für das SPI-SCLK-Signal wird durch die Signallaufzeit im System festgelegt, in die neben der Kabellaufzeit auch die Signallaufzeiten in den Master- und Slave-Bauelementen eingehen.

Bild 1 verdeutlicht, wie die System-Signallaufzeit zu einer ungenauen Abtastung des SPI-MISO-Signals im SPI-Master führen kann. In einem System ohne RS-485/RS-422-Kabel wären die MISO-Daten und SCLK mit wenig oder gar keiner Verzögerung synchron. In einem System mit Kabel dagegen sind die MISO-Daten am SPI-Slave um eine Systemlaufzeit (in Bild 1 als tpd1 bezeichnet) gegenüber SCLK versetzt. Der Versatz der wieder beim Master eintreffenden MISO-Daten beträgt sogar zwei Signallaufzeiten (tpd2 in Bild 1). Die Rechtsverschiebung (Verzögerung) der Daten durch die Signallaufzeiten des Kabels und der Bauelemente hat eine ungenaue Datenabtastung zur Folge.

Um eine solche unpräzise MISO-Abtastung zu verhindern, kann man die Kabellänge verringern, die Frequenz des SCLK-Signals reduzieren oder im Master-Controller ein Kompensationsschema für SCLK (Takt-Phasenverschiebung) implementieren. Theoretisch sollte die System-Signallaufzeit weniger als 50% der SCLK-Taktperiode ausmachen, um eine fehlerfreie Kommunikation zu ermöglichen. In der Praxis kann jedoch eine System-Signallaufzeit von 40% der SCLK-Periode als allgemeine Regel angesetzt werden.

Ein Leitfaden für das Verhältnis zwischen SPI SCLK und Kabellänge für die beiden in Teil 1 vorgestellten SPI-auf RS-485/RS-422-Designs ist in [1] beschrieben. Das nicht isolierte Design ist mit schnellen, EMV-robusten und kompakten RS-485/RS-422-Bauelementen von Analog Devices (ADM3066E und ADM4168E) bestückt, während im isolierten Design außerdem der iCoupler ADuM5401 mit isolierter Signal- und Stromversorgungs-Übertragung zum Einsatz kommt, welcher bei SPI-auf-RS-485/RS-422-Verbindungen für vermehrte EMV-Robustheit und Störimmunität sorgt.

Bild 1: Synchronisation von MISO-Daten und SCLK in Systemen mit bzw. ohne RS-485/RS-422-Kabel
Bild 1: Synchronisation von MISO-Daten und SCLK in Systemen mit bzw. ohne RS-485/RS-422-Kabel
(Bild: ADI)

Das Design verursacht allerdings eine Verlängerung der System-Signallaufzeit, was die Eignung für höhere SCLK-Frequenzen einschränkt. Bei langen Kabeln von mehr als 30 m wird die Isolation dringend empfohlen, um gegen Masseschleifen und EMV-Phänomene wie elektrostatische Entladungen, elektrisch schnelle Transienten und hohe Spannungsspitzen gewappnet zu sein, die in das Kabel einkoppeln können. Sobald die Kabellänge Werte von 30 m und mehr erreicht, gleicht sich das Verhältnis zwischen SPI SCLK und Kabellänge des isolierten und des nicht isolierten Designs mehr und mehr an.

Phantomspeisung und Hochpassfilter

Bei der Phantomspeisung erfolgen Datenübertragung und Stromversorgung über dasselbe Twisted-Pair-Kabel, sodass nur ein einziges Kabel für die Verbindung zwischen Master und Slave benötigt wird. Als weiterer Vorteil kommt bei platzbeschränkten Edge-Sensorknoten hinzu, dass für Daten und Stromversorgung auch nur ein Steckverbinder erforderlich ist.

Bild 2: Physische Implementierung, AC- und DC-Pegel bei Phantomspeisung
Bild 2: Physische Implementierung, AC- und DC-Pegel bei Phantomspeisung
(Bild: ADI)

Die Separierung von Stromversorgung und Daten auf einem Twisted-Pair-Kabel erfolgt wie in Bild 2 gezeigt mit einem LC-Netzwerk. Das hochfrequente Datensignal gelangt durch die Serienkondensatoren, die den RS-485/RS-422-Transceiver auch vor den DC-Busspannungen schützen, in die Datenleitungen (Bild 2a). Wie man in Bild 2 sieht, ist die Stromversorgung im Master-Controller über eine Induktivität mit einer Datenleitung verbunden. Die 4 V DC betragende Versorgungsspannung verleiht dem AC-Datenbus eine Vorspannung (Bild 2b). Bild 2c wiederum zeigt den Stromweg IPWR zwischen Master und Slave, wobei der CBM-Slave-Sensorknoten am anderen Ende des Kabels die Stromversorgung ebenfalls über eine Induktivität aus dem Kabel entnimmt.

Bild 3: Design und Phantomspeisungs-Filterschaltung der SPI-auf-RS-485/RS-422-Lösung
Bild 3: Design und Phantomspeisungs-Filterschaltung der SPI-auf-RS-485/RS-422-Lösung
(Bild: ADI)

Für diesen Artikel soll davon ausgegangen werden, dass das LC-Netzwerk für die Phantomspeisung an zwei Kabel angeschlossen wird, die der Umsetzung des SPI-MISO-Signals auf RS-485/RS-422 dienen. Bild 3 gibt das Design von Master und Slave für die SPI-auf-RS-485/RS-422-Lösung sowie die Filterschaltung der SPI-MISO-Datenleitung für die Phantomspeisung wieder. Die Filterschaltung hat Hochpass-Charakteristik und setzt somit voraus, dass die übertragenen Signale bei DC oder bei sehr niedrigen Frequenzen keinen Informationsgehalt haben.

Bild 4: Hochpassfilter zweiter Ordnung für den RS-422-Sende- und den RS-485/RS-422-Empfangsdatenpfad.
Bild 4: Hochpassfilter zweiter Ordnung für den RS-422-Sende- und den RS-485/RS-422-Empfangsdatenpfad.
(Bild: ADI)

Der in Bild 4 dargestellte Tiefpassfilter zweiter Ordnung ist eine vereinfachte Version der Schaltung aus Bild 3. Die Ausgangsspannung am sendenden RS-485/RS-422-Baustein trägt die Bezeichnung VTX, und die Ausgangsimpedanz (R1) beträgt 15 Ω. R2 (30 Ω) ist eine Standard-Eingangsimpedanz für den empfangenden RS-485/RS-422-Baustein. Die L- und C-Werte können gemäß der gewünschten System-Datenrate angesetzt werden.

Bei der Festlegung der L- und C-Werte müssen der maximale Einbruch (Droop) der RS-485/RS-422-Busspannung und die Droop-Zeit berücksichtigt werden (siehe Bild 5). Es gibt Standards wie etwa Single Twisted-Pair Ethernet [2], bei denen bestimmte maximale Droops und Droop-Zeiten vorgegeben sind (siehe Bild 5a). Bei einigen Systemen können der Droop-Wert und die Droop-Zeit größer sein und durch den Polaritätswechselpunkt begrenzt sein (siehe Bild 5b).

Bild 5: Spannungseinbruch (Droop) und Droop-Zeit am RS-422-Empfänger
Bild 5: Spannungseinbruch (Droop) und Droop-Zeit am RS-422-Empfänger
(Bild: ADI)

Spannungseinbruch (Droop) und Droop-Zeit können zusammen mit einer Simulation von Bild 4 genutzt werden, um die Hochpass-Frequenz des jeweiligen Systems zu bestimmen. Für ein gut bedämpftes System gibt Gleichung 1 den Zusammenhang zwischen der Cutoff-Frequenz des Hochpassfilters und den Droop-Anforderungen an [3]. Versieht man ein SPI-auf RS-485/RS-422-System mit Phantomspeisung, wird die minimal mögliche Frequenz des SPI SCLK-Takts zwangsläufig durch die Filterbauteile der Phantomspeisung begrenzt.

Um eine zuverlässige Kommunikation ohne Bitfehler zu erreichen, muss man den minimalen SPI SCLK-Wert unter Worst-Case-Bedingungen betrachten, wenn beispielsweise alle abgetasteten SPI-MISO-Bits High-Status haben, wie in Bild 6 illustriert. In diesem Fall nämlich ist die Bitrate geringer als die SPI SCLK-Frequenz des Systems. Hat beispielsweise SCLK eine Frequenz von 2 MHz und haben alle 16 Bits High-Status, sieht das LC-Filternetzwerk der Phantomspeisung eine äquivalente SPI-MISO-Bitrate von nur 125 kHz.

Bild 6: SPI-Protokoll mit MISO 16-Bit-Burst, wenn alle Bits High-Status haben
Bild 6: SPI-Protokoll mit MISO 16-Bit-Burst, wenn alle Bits High-Status haben
(Bild: ADI)

Wie im Abschnitt „Zeitsynchronisation und Kabellänge“ erwähnt, erfordern längere Kabel niedrigere SCLK-Frequenzen, jedoch kann diese Frequenz wegen der Phantomspeisung nicht beliebig verkleinert werden. Um diese konträren Forderungen miteinander in Einklang zu bringen, ist eine sorgfältige Auswahl und Charakterisierung der passiven Filterkomponenten, insbesondere aber der Induktivitäten erforderlich.

Auswahl der passiven Bauelemente

Bei der Wahl einer geeigneten Leistungsspule müssen verschiedene Parameter berücksichtigt werden. Benötigt werden hinreichende Werte für die Induktivität und den Nenn- und Sättigungsstrom, und auch die Eigenresonanzfrequenz, der Gleichstromwiderstand und die Abmessungen müssen passen. Der Nennstrom muss mindestens so groß sein wie der Gesamt-Strombedarf des ferngespeisten MEMS-Sensorknotens, während der Sättigungsstrom sogar deutlich größer sein muss.

Die Spule stellt für AC-Datensignale oberhalb ihrer Eigenresonanzfrequenz keine nennenswerte Impedanz dar und besitzt von einem bestimmten Punkt an sogar eine kapazitive Impedanzcharakteristik. Die Eigenresonanzfrequenz der gewählten Spule setzt der maximalen SCLK-Frequenz, die in der SPI-auf-RS-485/RS-422-Lösung eingesetzt werden kann, eine bestimmte Obergrenze. Bei der Verwendung langer Kabel wird die Eigenresonanzfrequenz der Spule unter Umständen gar nicht erreicht. Zum Beispiel ist das Erreichen einer SCLK-Rate von 11 MHz (dies ist der SRF-Wert der Spule vom Typ 744043101) bei 10 m Kabellänge vielleicht gar nicht möglich. In anderen Fällen kann bei Verwendung langer Kabel der SRF-Wert der Spule bei niedrigen SCLK-Raten von 2,4 MHz oder 1,2 MHz erreicht werden. Wie schon erwähnt, legt in einem Filternetzwerk für Phantomspeisung eine Spule auch eine bestimmte Untergrenze für die SCLK-Rate fest.

Während es Spulen mit größeren Induktivitätswerten mit den Maßen 12,7 mm x 12,7 mm gibt, werden kleinere Induktivitätswerte in 4,8 mm x 4,8 mm großen Gehäusen angeboten. Das Abwägen zwischen den konträren Anforderungen zur Minimierung der Spulenabmessungen infolge mechanischer Restriktionen (Windungszahl) ist eine durchaus anspruchsvolle Aufgabe.

Die Restriktionen bei der Auswahl eines geeigneten DC-Sperrkondensators beschränken sich auf die kurzzeitige Überspannung und die zulässige Gleichspannung. Letztere muss größer sein als die maximale Busspannung (siehe Bild 2). Kommt es zu einem Kurzschluss im Kabel oder in einem Steckverbinder, gibt es ein Ungleichgewicht zwischen den Spulenströmen, das durch die Abschlusswiderstände dissipiert werden muss. DC-Sperrkondensatoren müssen für den Kurzschlussfall für die maximalen Spitzenspannungen ausgelegt werden. In Systemen mit geringerer Leistung und mit Spulen-Sättigungsströmen von etwa 1 A sollte der DC-Sperrkondensator für mindestens 50 V DC dimensioniert werden [4].

Designfenster und Auswahl der Bauelemente

Bild 7: Die Restriktionen ergeben ein bestimmtes Designfenster
Bild 7: Die Restriktionen ergeben ein bestimmtes Designfenster
(Bild: ADI)

Bei der Erweiterung einer taktsynchronisierten Schnittstelle wie SPI über lange RS-485/RS-422-Kabel sowie der Führung von Stromversorgung und Datenübertragung über ein einziges Twisted-Pair-Kabel ergeben sich die in Bild 7 zusammengefassten Design-Restriktionen, die Thema dieses Artikels sind. Die geringstmögliche SCLK-Frequenz wird durch die Filterkomponenten der Phantomspeisung festgelegt, die eine Hochpassfilterung der Daten auf der SPI-Datenleitung bewirken. Die maximal mögliche SCLK-Frequenz dagegen wird entweder durch die Eigenresonanzfrequenz (SRF) der Leistungsspule in der Phantomspeisung oder durch die System-Signallaufzeit bestimmt (maßgeblich ist der geringere Wert).

Induktivitäts- und Kapazitätswerte sowie der entsprechende minimale SPI SCLK-Wert werden nachfolgend anhand einer Beispielrechnung demonstriert. SPI SCLK-Wert wird durch die Simulation von Bild 4 und unter Heranziehung von Bild 5 ermittelt. Dies erfolgt unter der Annahme, das VDROOP 99% von VPEAK beträgt. Dieser minimale SCLK-Wert berücksichtig auch den in Bild 6 illustrierten ungünstigsten Fall, dass alle Bits im Daten-Burst High-Status haben. Der maximale SCLK-Wert wird entweder durch die System-Signallaufzeit oder den SRF-Wert der Spule festgelegt.

Bild 8: Zusätzliche Dämpfungs-Bauelemente im System bei Verwendung größerer Induktivitäts- und Kapazitätswerte in den Filtern.
Bild 8: Zusätzliche Dämpfungs-Bauelemente im System bei Verwendung größerer Induktivitäts- und Kapazitätswerte in den Filtern.
(Bild: ADI)

Berechnung der maximalen SCLK-Frequenz: Angabe der erforderlichen Kabellänge für das System. Für dieses Beispiel soll das RS-485/RS-422-Kabel eine Länge von 10 m haben. Ermittlung des maximal möglichen SPI SCLK-Werts für das System mithilfe von Bild 2. Bei 10 m Kabellänge ergibt sich ein Wert von etwa 2,6 MHz. Eine Minderung dieses Werts um 10% dient zur Berücksichtigung von Toleranzen der L- und C-Bauelemente und resultiert in einer SCLK-Frequenz von 2,3 MHz. Darüber hinaus kann der SRF-Wert der gewählten Spule der SCLK-Frequenz eine Obergrenze auferlegen.

Berechnung der minimalen SCLK-Frequenz: Zugrunde gelegt sei ein SPI-Protokoll, bei dem alle Bits auf der MISO-Leitung High-Status haben. Im vorliegenden Beispiel soll von einem 16-Bit-SPI-Protokoll ausgegangen werden, in dem 16 Bits an MISO-Daten während 32 Zustandswechseln von SCLK abgetastet werden sollen. Haben alle 16 Bits High-Status, ergibt sich eine effektive Bitrate von 2,3 MHz / 32 = 72 kHz.

Mit Bild 4 und einer 72-kHz-Rechteckwelle an VTX lässt sich der Spannungsverlauf am entgegengesetzten Kabelende für verschiedene L- und C-Werte simulieren. Mit zunehmender Kabellänge werden der Induktivitätswert und die Gehäusemaße der Spule größer, und auch der Kapazitätswert steigt.

Die Wahl der L- und C-Werte ist subjektiv und richtet sich wie in Bild 5 beschrieben nach den gewünschten Droop-Einstellungen. In diesem Beispiel sei angenommen, dass VDROOP 99% von VPEAK ausmacht. Ein TDROOP-Wert von 6 bis 7 µs entspricht SCLK-Frequenzen zwischen 2,3 MHz und 2,6 MHz. Bei der Wahl einer Spule mit 100 µH (744043101) liegt eine SCLK-Frequenz von 2,6 MHz unter der Eigenresonanzfrequenz der Spule von 11 MHz.

Bild 9: Das Evaluierungssystem Pioneer 1 für die zustandsbasierte Überwachung
Bild 9: Das Evaluierungssystem Pioneer 1 für die zustandsbasierte Überwachung
(Bild: ADI)

Die kleinste Leiterplattenfläche erhält man mit Spulen von 100 µH und mit 3,3-µF-Kondensatoren. Wird stattdessen auf größere Spulen mit 1000 oder 2200 µH gesetzt, kann sich der Flächenbedarf der Bauelemente auf der Leiterplatte um den Faktor drei erhöhen. Die theoretische maximale SCLK-Frequenz wird durch die Eigenresonanzfrequenz der Spule bestimmt, was in der Praxis unter Umständen nicht möglich ist (z.B. ein Wert von 11 MHz bei Verwendung der Spule 744043101 mit 100 µH in einem System ohne Taktkompensation). Kommen größere Spulen (2200 µH) zum Einsatz, sind im Netzwerk zusätzliche Kapazitäten und Widerstände nötig, um die Resonanzen des Systems zu dämpfen. Die in Bild 9 blau dargestellten zusätzlichen Bauelemente sind RDAMP (1 kΩ) und CDAMP (47 µF).

Versuchsaufbau: In Bild 9 ist die Evaluierungs-Plattform von Analog Devices für leitungsgebundene CBM-Systeme zu sehen (nachfolgend als „Pioneer 1“ bezeichnet). Das System nutzt die im ersten Teil dieses Artikels beschriebenen SPI-auf-RS-485/RS-422-Designs. Außerdem kommt in Pioneer 1 der breitbandige, rauscharme Drei-Achsen-MEMS-Beschleunigungssensor ADcmXL3021 zum Einsatz, der hohe Leistungsfähigkeit mit einer Vielzahl von Signalverarbeitungs-Funktionen kombiniert, um die Entwicklung intelligenter Sensorknoten in CBM-Systemen zu vereinfachen.

Der SPI-auf-RS-485/RS-422-Slave führt den SPI-Ausgang des ADcmXL3021 über eine Strecke von 10 m an den Master Controller weiter, in dem die Analyse der Vibrationsdaten erfolgt. Die SPI-auf-RS485-Designs nutzen die Phantomspeisung mit Spulen von 100 µH und Kondensatoren von 3,3 µF, um die 26 mm x 28 mm (ohne Steckverbinder) betragenden Abmessungen der Slave-Schnittstellenlösungen zu minimieren.

AC-Signalverläufe auf den Phantomspeisungs-Leitungen

Bild 10: Spannungen am SPI-Master und -Slave und differenzielle RS-422-Busspannung
Bild 10: Spannungen am SPI-Master und -Slave und differenzielle RS-422-Busspannung
(Bild: ADI)

Bild 10 gibt die am SPI-Master und -Slave sowie am differenziellen Spannungs-Bus der RS-485/RS-422-Leitung gemessenen Spannungen wieder. Die Messung erfolgte mit der in Bild 9 gezeigten Anordnung. Die analogen Signale 1 (gelb) und 2 (blau) sind die differenzielle Busspannung, die dem MISO-Signal (violett), gemessen am Ausgang des SPI-Slave, entspricht. Das digitale Signal 4 (gelb) gibt das MISO-Signal, abgetastet am Master-Controller, wieder. Das MISO-Signal am SPI-Master entspricht in seiner Polarität und Phase dem MISO-Signal am SPI-Slave (von einer geringen Signallaufzeit abgesehen).

Bild 11: DC-Korrektheit auf Phantomspeisungs-Leitungen
Bild 11: DC-Korrektheit auf Phantomspeisungs-Leitungen
(Bild: ADI)

Bild 11 illustriert die normalen Betriebsarten des ADcmXL3021, darunter ein SPI-Protokoll, das 16-Bit-Datenbursts auf MISO absendet, gefolgt von einer Stall-Periode (mindestens 16 µs) und einem weiteren 16-Bit-Datenburst.

In einem Phantomspeisungs-Netzwerk mit 100-µH-Spulen und 3,3-µF-Kondensatoren gilt: Am End of Frame (EOF) geht die Spannung auf dem RS-485/RS-422-Bus auf einen konstanten DC-Wert zurück. Die konstante DC-Spannung während der Stall-Periode muss eine differenzielle Spannung zwischen B und A der RS-422-Leitung von mehr als 500 mV sein, die dem hochohmigen Zustand auf dem MISO-Pin des ADcmXL3021 entspricht und außerdem einen logischen 0-Zustand am Ausgang des Transceivers ADM4168E gewährleistet. Diese Korrektheit des Idle-Zustands wird gewährleistet, wenn die 500-Ω-Widerstände aus der Filterschaltung in Bild 3 verwendet werden. Beim nächsten Start of Frame (SOF) erfolgt dann ordnungsgemäß ein Übergang von Low auf High oder ein Halten auf Low (abhängig vom MISO-Datenausgang des ADcmXL3021).

Die Stall-Periode mit einem statischen Zustand des RS-485/RS-422-Busses ist nicht auf die Flanken des SPI SCLK-Signals ausgerichtet, sodass stochastisches Rauschen in dieser Zeitperiode keinen Einfluss auf die Abtastung der SPI-MISO-Daten hat.

In einem Phantomspeisungs-Netzwerk mit 1000-µH-Spulen und 4,7-µF-Kondensatoren gilt dagegen: Beim EOF, in der Stall-Periode und beim SOF wird dem MISO-Datenausgang des ADcmXL3021 gefolgt, und die Busspannung geht in der Stall-Periode nicht auf den Mindestwert im statischen Zustand von 500 mV zurück. Die Spannung kann zwar in gewissem Umfang zurückgehen, aber eben nicht auf 500 mV.

Eine leitungsgebundene Implementierung evaluieren

Analog Devices entwickelte die Evaluierungs-Lösung Pioneer 1 für eine leitungsgebundene Implementierung zur Unterstützung des MEMS-Drei-Achsen-Beschleunigungssensors ADcmXL3021. Wie in dieser Anleitung beschrieben, unterstützen die Pioneer 1 Evaluation Kits auch die MEMS-Bauelemente, wenn das in der Anleitung beschriebene Erweiterungs-Board verwendet wird.

Literaturhinweise

1. Richard Anslow und Dara O’Sullivan: „Enabling Robust Wired Condition-Based Monitoring for Industry 4.0—Part 1”. Analog Devices, Inc., Juli 2019.
2. „IEEE 802.3bu-2016—IEEE Standard for Ethernet—Amendment 8: Physical Layer and Management Parameters for Power over Data Lines (PoDL) of Single Balanced Twisted-Pair Ethernet”. IEEE, Februar 2017.
3. Andy Gardner: „PoDL: Decoupling Network Presentation”. Linear Technology, Mai 2014.
4. Andy Gardner: „Momentary PoDL Connector and Cable Shorts”. Linear Technology, September 2014.

Teil 1 zu diesem Beitrag

* Richard Anslow arbeitet als Applikationsingenieur im Geschäftsbereich Automation & Energy Business bei Analog Devices in Limerick / Irland.

* Dara O’Sullivan arbeitet als Applikationsingenieur im Geschäftsbereich Automation & Energy Business bei Analog Devices in Limerick / Irland.

Artikelfiles und Artikellinks

(ID:46360663)