Programmierbare Logik

Die vier Zeitalter der FPGA-Entwicklung

Seite: 2/5

Firmen zum Thema

Das Zeitalter der Erfindung: 1984 – 1992

XC2064: Mit diesem Chip begann bei Xilinx das Zeitalter der FPGAs, auch wenn die Bausteine erst ab 1988 unter diesem Namen bekannt wurden.
XC2064: Mit diesem Chip begann bei Xilinx das Zeitalter der FPGAs, auch wenn die Bausteine erst ab 1988 unter diesem Namen bekannt wurden.
(Bild: Xilinx)

Xilinx' erster FPGA-Baustein, der XC2064, bestand aus nur 64 Logikblöcken. Jeder von ihnen fasste zwei Look-up-Tabellen (LUTs) mit drei Eingängen und einem Register. Nach heutiger Zählweise wären das etwa 64 Logikzellen – weniger als 1000 Gatter. Trotz dieser bescheidenen Kapazität war der Chip des XC2064 geradezu riesig – größer als ein damaliger Mikroprozessor – und die 2,5-µm-Prozesstechnologie war kaum in der Lage, den Baustein zu produzieren.

Die-Format und Kosten pro Funktion waren von erdrückend wichtiger Bedeutung. Der XC2064 hatte nur 64 Flip-Flops, doch er kostete wegen seines großen Chips Hunderte von Dollar. Bei einem so großen Chip zeigt die Fertigungsausbeute einen extrem linearen Verlauf. Eine Vergrößerung des Chips um 5 % führt zu einer Verdoppelung der Kosten und kann die Ausbeute auf Null reduzieren. Das hätte bedeutet, dass die eben gegründete Firma Xilinx ohne Produktangebot dagestanden hätte. Kostendämpfung war somit nicht nur eine Frage der Optimierung, sie war eine Frage des Überlebens.

Angesichts dieses Kostendrucks setzten die FPGA-Entwickler auf Innovationen in der Architektur und in der Prozesstechnik, um die Effizienz der FPGA-Entwicklung zu maximieren. Zwar waren die SRAM-basierten FPGAs reprogrammierbar, doch nahmen die On-chip SRAMs auf dem Die den größten Teil der Fläche ein. Antifuse-basierte FPGAs eliminierten die Nachteile der SRAM-Speicherung in Bezug auf die Chip-Fläche, allerdings unter Verlust der Reprogrammierbarkeit. Um 1990 bot der Antifuse-basierte Actel-Baustein 1280 die größte FPGA-Kapazität. Quicklogic und Crosspoint folgten Actel in der Entwicklung von FPGAs auf der Basis der Antifuse-Technologie. Auf der Suche nach größerer Effizienz reichten die Architekturen von komplexen LUT-Strukturen bis zu NAND-Gates, bis herab zu einzelnen Transistoren.

Im Zeitalter der Erfindung waren die FPGAs erheblich kleiner als die Applikationen, die die Anwender mit ihnen realisieren wollten. Als Ergebnis wurden Mehrfach-FPGA-Systeme populär, und automatisierte Software für Multi-Chip Partitioning wurde zu einem wichtigen Element einer FPGA-Design-Suite. Für das automatische Placement und Routing galt dies allerdings nicht. Radikal unterschiedliche FPGA-Architekturen verhinderten den Einsatz universeller Design-Tools. Deshalb übernahmen die FPGA-Anbieter die zusätzliche Aufgabe der EDA-Entwicklung für ihre eigenen Bausteine. Manuelle Designarbeit mit FPGAs, sowohl logisch wie physisch, wurde wegen des geringen Umfangs des Problems akzeptiert. Manuelles Design und Optimierung waren sehr oft notwendig, da die begrenzten Routing-Ressourcen auf den Chips signifikante Herausforderungen beim Design darstellten.

Artikelfiles und Artikellinks

(ID:44225171)