Design for Manufacturing: 2500 DRC-Regeln für die Echtzeit-DFM-Analyse

| Autor / Redakteur: Dirk Müller * / Gerd Kucera

Der DRC Browser ist Bestandteil des PCB Editors

Eine ganze Reihe von Regeln ist speziell für die Fertigbarkeit von starr-flexiblen Leiterplatten definiert. Hier geht es um die Zonen am Übergang vom starren zum flexiblen Bereich auf der Lage, die als Innenlage aus dem Kern herausgeführt wird. Gerade bei steigender Miniaturisierung von elektronischen Schaltungen müssen die Grenzen des Machbaren in der Fertigung immer weiter ausgereizt und die Regeln feiner aufgeschlüsselt werden.

Da die Anzahl von Design-Regeln seit Jahren exponentiell ansteigt, kann es vorkommen, dass ein Designer in der kreativen Phase erst einmal Bauteile oder Leitungen grob platziert und alle Regeln außer Acht lassen. An dieser Stelle nimmt der Designer Regelverletzungen bewusst in Kauf, um sie in anschließenden Schritten zu beseitigen bzw. das Design zu optimieren.

Der ebenfalls in OrCAD und Allegro enthaltene DRC Browser unterstützt und vereinfacht diese Arbeitsweise. So können die entstandenen und noch im Design befindlichen Fehler in einem separaten Fenster dynamisch, also ohne Refresh, angezeigt oder gezielt ausgeblendet werden. In einem weiteren Fenster werden dann die Anzahl unterschiedlicher Fehler dargestellt, und ein dynamisches Sortieren hilft dem Designer, die Prioritäten seiner Aufräumaktion zu setzen. Es lassen sich darüber hinaus auch Problemzonen mit besonders vielen Fehlern oder die Fehlerklassen in Charts visualisieren.

Die Fehler lassen sich beliebig nach Wert, Bereich oder Koordinaten sortieren und filtern. Da die Anzahl von unterschiedlichen Design-Regeln stetig zunimmt und womöglich nicht jedem Designer spontan klar ist, was mit der Fehlermeldung gemeint ist, wurde zu jeder Regelverletzung auch eine Fehlerbeschreibung mit einer kleinen Grafik hinzugefügt. Hier kann der Entwickler mit einem Mausklick das Problem leicht nachvollziehen und anschließend entsprechende Gegenmaßnahmen ergreifen.

Ein verbesserter Fertigungsdaten-Prozess

Durch die Verwendung von DFM-Checks bereits in der Layout-Phase des Designs werden alle das aktuelle Layout betreffenden Design-Vorgaben im zentralen Constraint Manager übersichtlich verwaltet. Alle Informationen aus dem Constraint Manager sind dann zusammen mit den Design-Daten in einer Datenbasis gespeichert. Die Prüfung der Konformität des Designs mit den Regeln findet in Echtzeit statt und verursacht keine Verzögerung des Entwurfsprozesses. Ganz im Gegenteil: die Zahl nachträglicher Änderungen wird sogar deutlich reduziert. Somit sind alle Informationen das Design betreffend komplett in den Fertigungsdaten enthalten und jederzeit ist nachvollziehbar, wie etwas zu fertigen, zu bestücken oder zu testen ist. Die Design-Daten enthalten den komplett erforderlichen Datensatz mit den Vorgaben der Fertigung.

Zusätzliche Dokumentationen und Fertigungsanweisungen entfallen damit ausnahmslos. Die einzelnen Fertigungsdaten können als einzelne Datensätze, beispielsweise Stückliste oder Gerberdaten, ausgegeben werden. Das international standardisierte Format für einen kompletten Daten-Container IPC-2581 enthält Design-Daten, die auf die Fertigbarkeit überprüft wurden. Dies gilt für normale Leiterplatten, starr-flexible Leiterplatten aber auch für MCM-Module oder IC-Packages mit gebondeten ICs oder Flip-Chips. Ein einzelnes, umfassendes Datendokument vermeidet die Notwendigkeit, zusätzliche Skizzen und Beschreibungen zu erstellen.

Da sich die Parameter für den DFM-Check exportieren lassen, kann der Leiterplatten-Hersteller sehr schnell erkennen, ob er anhand dieser Regeln eine Leiterplatte fertigen kann. Diese erhöhte Flexibilität der Fertigung ist wichtig, wenn weltweit an mehreren Standorten bei unterschiedlichen Auftragsfertigern produziert wird und dabei die Qualität gleich bleiben soll. Die Design-Absicht ist zusammen mit den Fertigungsvorgaben in einer Datenbasis gespeichert und das gesamte Design-IP liegt beim Designer und nicht ausgelagert beim Hersteller der Leiterplatte.

Fazit: Je früher sich Fehler im Entwicklungsprozess erkennen und beheben lassen, desto mehr reduzieren sich Entwicklungszeit und Entwicklungskosten.

* Dirk Müller ist Geschäftsführer der FlowCAD EDA-Software Vertriebs GmbH, Feldkirchen.

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben
Zitat:Mit der steigenden Komplexität von Leiterplatten verschiebt sich die Verantwortung für die...  lesen
posted am 28.09.2018 um 15:37 von KaiTö


Mitdiskutieren
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 45495313 / Leiterplatten-Design)