64-Bit-Technologie

Design Flow für Highspeed, Miniaturisierung und Fertigung

| Redakteur: Gerd Kucera

Bild 1: Wenn Designs komplex sind, ist es nicht mehr möglich auf Anhieb ein optimales Platziern der Bauteile zu erreichen. Die Lösung ist ein vorheriges Planen des Routings. Dabei unterstützt die Funktion Interconnect Flow Planner.
Bild 1: Wenn Designs komplex sind, ist es nicht mehr möglich auf Anhieb ein optimales Platziern der Bauteile zu erreichen. Die Lösung ist ein vorheriges Planen des Routings. Dabei unterstützt die Funktion Interconnect Flow Planner. (Bild: Cadence/FlowCAD)

Der Allegro Design Flow basiert auf der Wiederverwendung von stetig angesammeltem Design-Wissen. Einmal definierte Symbole und Footprints stehen via Datenbank zur Verfügung.

Der Allegro PCB Designer ist eine Layout-Software für den professionellen Leiterplattenentwurf für komplexe Schaltungsentwürfe. Sie hat einen integrierten Autorouter, der auch High-Speed-Signale verarbeitet. Im Constraint Manager lassen sich elektrische Design-Regeln vergeben und verwalten, beispielsweise Min-, Max- und Matched-Leitungslängen, Pin-Pair-Regeln und Sonderregeln in definierten Bereichen.

Um Topologien von Netzen zu definieren gibt es die Funktion Net Scheduling, die die Reihenfolge der Kontaktierung eines Netzes veranlasst. Ein Netz mit mehreren angeschlossenen Komponenten wird intern in Punkt-zu-Punkt-Verbindungen einer definierten Reihenfolge unterteilt. Anschließend können auch den Teilnetzen Design-Regeln zugewiesen werden. Bei einer Daisy-Chain- oder FlyBy-Topologie wird eine Reihenfolge 1,2,3,4 usw. festgelegt. Dies findet z.B. bei DDR3 Anwendung.

Wenn eine DDR2-Speicherstruktur definiert wird, kommt es auch zu Verzweigungen; es gibt hierzu auch Regeln, in denen beschrieben wird, dass Äste eines Netzes gleich lang sein müssen. Aber auch bei Low-Speed Schaltungen, wie etwa einer Stromversorgung, kann das nützlich sein. Es fließt von 1 nach 2 ein Strom von 20 A, von 2 nach 3 nur noch 3 A und von 3 nach 4 wird der Spannungsabfall über eine Sense-Regel-Leitung gemessen. Nach dem Net Scheduling lassen sich auch die Leiterbahnbreiten entsprechend der maximalen Stromstärke als Design-Regel definieren.

Dynamic Design For Assembly (DFA): Bei der Bestückung von Bauteilen auf Leiterplatten gibt es unterschiedliche Mindestabstände, die durch die Bestückungsautomaten vorgegeben sind. Diese Mindestabstände können im Constraint Manager definiert werden. In der Definition gibt es unterschiedliche Werte, je nachdem welche Bauteil-Art (z.B. SMD, BGA,...) und in welcher räumlichen Anordnung die Bauteile nebeneinander bestückt werden. Während des Platzierens wird der Mindestabstand als Kreis angezeigt und gleichzeitig schnappt das am Cursor befindliche Bauteil auf diesen Wert. So lassen sich Bauteile extrem dicht platzieren und alle Platzierungsvorgaben des Bestückers einhalten.

Interconnect Flow Designer (IFD): Wenn Designs komplex sind, ist es nicht mehr möglich auf Anhieb ein optimales Platzieren der Bauteile zu erlangen. Die Lösung ist vorheriges Planen eines Routings. Dabei unterstützt die Funktion Interconnect Flow Planner. Netze lassen sich als Bundles definieren und damit zu logischen Einheiten zusammenfassen.

Ein Bundle zeigt die Mindestbreite für das Routing an, da es die Leiterbahnbreite und den erforderlichen Leiterbahnabstand aller Signale im Bundle aufsummiert und als eine breite Linie darstellt. Bundles können sehr einfach auf der Leiterplatte verlegt werden. Durch diese Zwischenstufe von Hilfslinien (Bundles), kann die Verbindung von Signalen mit ihrem Platzbedarf beim Routing angezeigt werden.

Mit dieser Technik lässt sich ein Routing vorplanen indem der Layouter die Signale bereits auf Lagen verteilt. Mit dieser Information der Bundles kann gleichzeitig das Platzieren von Bauteilen und Routingkanälen vorgenommen und letztendlich der Platzbedarf einer Leiterplatte optimiert werden. Bundles beschreiben die Design-Absicht und können auch nach oder während des Routings ein- oder ausgeblendet werden. Bundles bleiben in der Datenbasis enthalten; die Design-Absicht steht auch bei späteren Re-Designs zur Verfügung.

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 44443423 / Leiterplatten-Design)