Den Chip sintern, nicht löten: die Stärken des „Die Top Systems“

| Autor / Redakteur: Christophe Féry * / Gerd Kucera

Das Die Top System (DTS) ermöglicht den Einsatz von Kupfer- anstelle von Aluminium-Drähten, was zu mehr Leistung und höheren Sperrschichttemperaturen führt. Zudem lässt sich das Verfahren für unterschiedlichste Substrat-Layouts einsetzen.
Das Die Top System (DTS) ermöglicht den Einsatz von Kupfer- anstelle von Aluminium-Drähten, was zu mehr Leistung und höheren Sperrschichttemperaturen führt. Zudem lässt sich das Verfahren für unterschiedlichste Substrat-Layouts einsetzen. (Bild: Heraeus)

Das Sintern der Die-Unterseite erhöht u.a. die Lastwechselfestigkeit und sorgt für bessere Verlustwärmeabfuhr. Die im Artikel vorgestellte Chip-Kontaktierung „Die Top System“ erhöht zudem die Leistungsdichte.

Noch immer setzen viele Hersteller von Leistungselektronik auf traditionelles Löten. Die meisten Standard-Leistungselektronikmodule werden durch Lötverbindungen mit bleifreiem SnAg-Lot (Zinn-Silber-Lot) beziehungsweise durch das Bonden mit Aluminiumdickdraht hergestellt. Dabei sind die einfache Handhabung, die geringen Materialkosten und die flexible Integration in verschiedene Prozessabläufe von Vorteil.

Aber was für viele Standardanwendungen ausreicht, stößt bei Hochleistungsapplikationen an Grenzen. Die Anforderungen durch neue Anwendungen, beispielsweise in der Elektromobilität oder erneuerbaren Energie, steigen enorm. Das führt dazu, dass selbst eine perfekte Lötstelle den Anforderungen nicht mehr gerecht wird. Denn die verwendeten Materialien müssen höheren Leistungsdichten und Schaltfrequenzen standhalten – gleichzeitig wachsen damit die Anforderungen an die Zuverlässigkeit der Hochleistungsmodule. Automobilhersteller fordern beispielsweise von der Zulieferindustrie eine Laufzeit von mindestens 15 Jahren oder 250.000 km für ihre Produkte.

Weitere Herausforderungen stellen die Miniaturisierung der Leistungshalbleiter und die Nutzung von Wide-Bandgap-Materialien wie Siliziumkarbid (SiC) bzw. Galliumnitrid (GaN) dar.

Diese Halbleiter ermöglichen deutlich schnellere Schaltfrequenzen und niedrigere Schaltverluste, erhöhte Leistungsdichten und arbeiten auch bei wesentlich höheren Sperrschichttemperaturen noch zuverlässig. Die erhöhte Leistungsdichte führt zu höheren Betriebstemperaturen von mehr als 200 °C und vermehrt auftretenden Temperaturhüben.

Arbeitstemperaturen von über 250 °C

Die beschriebene Situation stellt nun besondere Herausforderungen beispielsweise an die Lastwechselfestigkeit (power cycling) und überfordert die konventionellen Verbindungskonzepte zunehmend. Daraus ergibt sich ein Bedarf an optimierten Verbindungsmaterialien mit verbesserten mechanischen, thermischen und elektrischen Eigenschaften.

Eine Lösung für die steigenden Temperaturen bietet das Sintern mit Silber (Kurzzeichen Ag). Ag hat mit 961 °C einen deutlich höheren Schmelzpunkt als zinnbasierte, bleifreie Lote. Dieser Prozess ermöglicht Einsatztemperaturen von mehr als 250 °C, da die Verbindungsschichten thermomechanisch stabil bleiben und nahezu keine Alterungserscheinungen auftreten. So werden entsprechende Betriebstemperaturen in moderner Leistungselektronik erst möglich.

Die Silberpartikel der Sinterpaste verbinden sich beim Einsatz von Wärme über 220 °C und einem Druck zwischen 5 und 30 MPa durch Diffusionsprozesse mit dem Werkstoff und verdichten sich. Der Druck reduziert die Porosität der Verbindungsschicht und erhöht damit die thermische Leitfähigkeit, was besonders bei großflächigen Halbleitern entscheidend ist. Anders als bei Lötprozessen ist nach dem Sintern keine Reinigung nötig.

Obwohl die Sintertechnologie es ermöglicht, die Zuverlässigkeit und Leistungsdichte von Hochleistungselektronikmodulen zu erhöhen, setzt sich die Technologie langsamer durch als erwartet. Trotz der herausragenden physikalischen Eigenschaften von Sinterschichten scheuen sich viele Hersteller, die Technologie anzuwenden. Die Gründe sind vielfältig.

Bild 2: Der Vergleich beider Verfahren (Löten/Sintern) zeigt, dass sich die Wärme bei gesinterten DCBs besser verteilt als bei gelöteten.
Bild 2: Der Vergleich beider Verfahren (Löten/Sintern) zeigt, dass sich die Wärme bei gesinterten DCBs besser verteilt als bei gelöteten. (Bild: Heraeus)

Das Die Top System stärkt die gesinterten Module

Als Haupthürde gilt die Komplexität für die Produktionsumstellung. Denn um die Produktion auf das Sinterverfahren umzustellen, sind Investitionen in neue Produktionsmaschinen erforderlich. Zudem gilt der Sinterprozess immer noch als ein eher komplexer Prozess. Um den Einsatz des Sinterns in der Produktion von Hochleistungselektronik zu etablieren, hat der Technologie-Konzern Heraeus in Hanau jetzt einen weiteren Entwicklungsschritt forciert.

Aus der langjährigen Expertise im Bereich Materialien für Verbindungstechniken und Bonden entwickelte sich unter Verwendung des Sinterns eine patentierte Lösung zur Kontaktierung des Chips in der Herstellung von Elektronikmodulen: Das sogenannte Die Top System (DTS) – ein Materialsystem für die Aufbau- und Verbindungstechnik, das gemeinsam mit dem Technologieunternehmen Danfoss entwickelt wurde und auf dessen Bond-Buffer-Technologie basiert.

Bild 3: Beispiel für ein realisiertes Substrat mit 
Die-Top-System-Sinterprozess.
Bild 3: Beispiel für ein realisiertes Substrat mit 
Die-Top-System-Sinterprozess. (Bild: Wolfgang Hartmann, Heraeus)

Die Verbindung von Die auf Substrat lässt sich bereits mit Sintern herstellen, doch das Kernproblem ist die elektrische Oberseitenkontaktierung. Mittels DTS lässt sich nicht nur die Strombelastbarkeit des Leistungsmoduls erheblich steigern, auch die Lastwechselfestigkeit erhöht sich. Sperrschichttemperaturen von über 200 °C sind dadurch möglich. Entscheidend dafür ist der Einsatz von Kupferbonddrähten anstelle von Aluminiumbonddrähten. Mit einer ungefähr fünffach höheren Zugfestigkeit und einem niedrigeren Ausdehnungskoeffizienten kann Kupferdraht (Cu) – verglichen mit Aluminium (Al) – eine viel höhere thermomechanische Belastung aufnehmen.

Für die Herstellung von Leistungsmodulen ist Kupfer also ein logischer Schritt. Eine Hürde stellt dabei jedoch die direkte Verbindung des Chips mit den Cu-Drähten dar. Da Kupfer wesentlicher härter ist als Aluminium, besteht die Gefahr, dass Chips während des Wirebonding-Prozesses brechen. Durch den Einsatz einer zusätzlichen Cu-Folie gelingt es allerdings erstmals, wesentlich leitfähigere Bonddrähte aus Kupfer zu nutzen.

Bild 4: Die entscheidend besseren thermischen und elektrischen Leitfähigkeiten der Kupferfolie und der Ag-Sinterschicht sorgen für eine geringere Temperaturverteilung auf der Oberseite des Chips, wie dieser Vergleich der Wärmeverteilung mit und ohne DTS zeigt.
Bild 4: Die entscheidend besseren thermischen und elektrischen Leitfähigkeiten der Kupferfolie und der Ag-Sinterschicht sorgen für eine geringere Temperaturverteilung auf der Oberseite des Chips, wie dieser Vergleich der Wärmeverteilung mit und ohne DTS zeigt. (Bild: Heraeus)

Dazu wird auf den Halbleiterchip ein Cu-Plättchen mit Hilfe einer Sinterpaste aufgebracht. Auf dieser Cu-Oberfläche kann Cu-Draht problemlos verbunden werden. Heraeus hat speziell für die Chip-Oberseitenkontaktierung den Kupferbonddraht PowerCu Soft entwickelt – der Draht bietet aufgrund spezieller werkstofftechnischer Behandlung hervorragende Verformungseigenschaften und ist somit optimal für das Bonden geeignet.

Durch den Einsatz des neuartigen Materialsystems wird die maximale Temperatur auf dem Chip gesenkt. Die hervorragenden thermischen und elektrischen Leitfähigkeiten des Cu-Drahtes und der Ag-Sinterschicht sorgen für eine geringere Maximaltemperatur auf der Oberseite des Chips . Unter Testbedingung (Iload=100 A, ton=1 s) beträgt die Differenz der maximalen Oberflächentemperatur zwischen dem Chip mit Cu-Bonddrähten und dem Chip mit Aluminium-Bonddrähten und Lotaufsatz 10 K.

Die Verringerung der maximalen Temperatur des Chips mit Hilfe des Sinter-Chipaufsatzes verbessert die Zuverlässigkeitsleistung in den Anwendungen deutlich. Gegenüber gelöteten Chips mit Al-Bonddraht wird auf Systemebene eine 50-fach höhere Zyklenanzahl bis zum Auftreten von Fehlern erreicht. Auf Systemebene wurde dies mit einem Temperaturhub von ΔT=130 K experimentell bewiesen.

Die Cu-Schichten werden speziell strukturiert und erhalten so eine optimale Topologie. Diese ermöglicht es, kleinere Module bei gleichbleibender Leistung herzustellen. Die Herausforderung: Da sich Kupfer nicht ausreichend mit dem Silber verbindet, das in den Sinterpasten enthalten ist, müssen die Cu-Plättchen mit einem Edelmetall beschichtet werden (NiAu, NiPdAu oder Ag). Hierfür hat Heraeus seine Sinterpasten weiterentwickelt. Eine gezielte Zugabe von Additiven sorgt dafür, dass sich beim Sinterprozess der Paste das Kupferoxid zu Kupfer reduziert und so optimal in die Sinterschicht eindiffundiert und einen festen Verbund erzeugt.

Bild 5: Anzahl der Zyklen bis zum Fehler (Vergleich der möglichen Lastwechsel auf Systemebene für sintern und DTS und löten mit Aluminiumdraht).
Bild 5: Anzahl der Zyklen bis zum Fehler (Vergleich der möglichen Lastwechsel auf Systemebene für sintern und DTS und löten mit Aluminiumdraht). (Bild: Heraeus)

Das Investment in DTS ist überschaubar

Die Umstellung auf DTS erfordert ein überschaubares Investment, sofern noch keine Sinterpressen bereitstehen. Sinterprozesse benötigen andere Maschinen und Abläufe als Lötvorgänge. So platziert eine Pick&Place-Anlage den Chip sowie die Cu-Folie. Da die Sinterpaste schon durch Heraeus auf dem Cu-Plättchen vorappliziert wurde, ist das Aufbringen der Paste durch den Kunden nicht mehr nötig.

Weiterhin gewährleisten optionale Fixierungspunkte, dass die aufgebrachten Cu-Plättchen vor dem Sintern nicht verrutschen. Das Sintern selbst geschieht in einer speziellen Sinterpresse. Anschließend erfolgt das Aufbringen der Cu-Drähte meist über Thermosonic-Ball-Wedge-Bonden. Ein großer Vorteil des DTS ist die flexible Einsetzbarkeit des Materialsystems, denn DTS kann in jedem beliebigen Leistungsmodul implementiert werden – der Prozess lässt sich an jede Form anpassen. So wird beispielsweise bei einer Änderung des Chip-Layouts kein neues Werkzeug benötigt.

Einen ähnlichen Ansatz verfolgen Clip-Systeme, bei denen Metallformteile anstelle von Drähten verwendet werden. Diese bringen jedoch auch zusätzliche Herausforderungen mit sich. So kann zum Beispiel das asymmetrische Design zusätzliche mechanische Belastungen verursachen.

Eine bekannte Alternative zu DTS sind Beschichtungssysteme. Anstelle von einem Cu-Plättchen wird hierbei eine Kupferbeschichtung auf den Chip aufgebracht. Dabei ist jedoch eine beidseitige Beschichtung des Chips mit Kupfer nötig. Da die mechanische Belastung des Chips durch die Kupferbeschichtung sehr groß ist, wird dies nur bei dicken Chips verwendet. Für dünne Chips wie Dioden oder IGBT bietet das Die Top System die perfekte Lösung. Es ermöglicht eine mehr als 50% höhere Stromstärke des Chips und bietet eine deutlich höhere Zuverlässigkeit.

Das Applikationszentrum hilft bei der Umsetzung

Heraeus stellt seine in mehr als zehn Jahren gesammelte Erfahrung in einem eigens eingerichteten Applikationszentrum für Leistungselektronik am Standort Hanau zur Verfügung. In diesem Applikationszentrum können die Prozesse der Kunden nachgestellt und Prototypen hergestellt werden. Zudem finden dort Fortbildungsseminare und Hands-on-Trainings statt, um die Technik näher kennenzulernen.

* Dr. Christophe Féry ist Product Manager Materials Solutions Global Business Unit Heraeus Electronics, Hanau.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 45873284 / Leistungselektronik)