EMV-Praxis 2013 Das Dynamische an der Elektrostatischen Entladung

Autor / Redakteur: Nils Dirks * / Johann Wiesböck

Beim Thema ESD (ElectroStatic Discharge = Elektrostatische Entladung) gibt es eine Vielzahl von Störmechanismen. Die relativ hohe Spannung spielt dabei oft nur eine untergeordnete Rolle. Die große Dynamik des Entladevorgangs führt zu zeitlich veränderlichen Feldgrößen (dE/dt bzw. dH/dt), die häufig die Hauptursache von Funktionsfehlern sind.

Firmen zum Thema

Mithilfe der Simulationssoftware HFSS V.15 von Ansoft/Ansys wurde ein einfacher PCB-Prüfling mitsamt dem Prüfaufbau in Anlehnung an EN 61000-4-2 verschiedenen Zeitbereichssimulationen unterzogen.
Mithilfe der Simulationssoftware HFSS V.15 von Ansoft/Ansys wurde ein einfacher PCB-Prüfling mitsamt dem Prüfaufbau in Anlehnung an EN 61000-4-2 verschiedenen Zeitbereichssimulationen unterzogen.
(Bild: Nils Dirks)

Mithilfe der Simulationssoftware HFSS V.15 von Ansoft/Ansys (www.ansys.com) wurde ein einfacher PCB-Prüfling mitsamt dem Prüfaufbau (in Anlehnung an EN 61000-4-2 (www.beuth.de) verschiedenen Zeitbereichssimulationen unterzogen. Einer der dabei untersuchten Kopplungsmechanismen ist in einer Vielzahl heutiger Elektronikdesigns zu finden, und soll deshalb hier genauer betrachtet werden.

Die Leiterplatte misst 10cm x 10cm, hat eine Gesamtdicke von 1,5mm und enthält an ihrer Unterseite (Bottom) eine vollflächige GND-Plane. Außerdem befindet sich in einer Innenlage eine Leiterbahn, die am einen Ende mit R=30Ohm und am anderen Ende mit 5pF abgeschlossen ist. Damit wird in der Simulation in etwa abgebildet, dass sich am einen Ende ein CMOS-Treiber (30Ohm), am anderen Ende ein CMOS-Eingang (5pF) befindet.

Bildergalerie

Als Maß der Beeinflussung dieser Leitung wird die Spannung auf dem nachgebildeten CMOS-Eingang ausgewertet; wären hier Spannungsfehler in der Größenordnung der Nutzpegel zu beobachten, müsste mit Funktionsfehlern gerechnet werden. Über der Leiterbahn „schwebt“ oberhalb der Leiterplatte eine Metallhülse, wie sie bei den inzwischen recht weit verbreiteten M8- bzw. M12-Steckverbindern zu finden ist (Bild 1).

Idealerweise würde diese Metallhülse im Zuge der Baugruppenmontage umlaufend mit der metallischen Gehäusewand eines geschlossenen Metallgehäuses kontaktiert werden. In diesem Fall würde ein in die Metallhülse eingekoppelter ESD-Puls über die Außenseiten des Gehäuses abgeführt werden, eine Beeinflussung der Elektronik im Inneren des Gehäuses wäre beliebig unwahrscheinlich.

ESD bei Kunststoffgehäusen beherrschen

Die Praxis sieht jedoch oftmals anders aus: Statt eines geschlossenen Metallgehäuses gibt es nur eine metallische Frontplatte, die umlaufende Kontaktierung ist mehr Ausnahme als Regel oder es gibt überhaupt nur ein Kunststoffgehäuse. In letzterem Fall ist es tatsächlich so, dass die Metallhülse „schwebt“ – sie ist baugruppenseitig nirgendwo kontaktiert. Da von außen für den Bediener zugänglich, ist sie im Rahmen der normkonformen Prüfung einer ESD-Beaufschlagung zu unterziehen. Nun stellt sich die Frage, wie und wohin fließt der Ableitstrom?

Da die Hülse nirgends kontaktiert ist, kann der Ableitstrom nur mittels kapazitiver Kopplung (u.U. auch per Überschlag) auf benachbarte metallische Teile der Baugruppe abfließen. In der oben beschriebenen Test-Leiterplatte gibt es im Wesentlichen zwei Streukapazitäten: Zwischen Metallhülse und GND-Plane der Leiterplatte sowie zwischen Metallhülse und Leiterbahn.

Aufgrund des Abstandes zwischen Hülse und den anderen metallischen Teilen ist ein Überschlag nicht zu erwarten, der Ableitstrom wird also im Wesentlichen über die kapazitive Kopplung zur GND-Plane abfließen, ein kleiner Teil wird aber auch über die Leiterbahn abgeführt. Abhängig von den dort vorliegenden Impedanzverhältnissen führt dies zu einem Spannungsabfall auf den Abschlüssen der Leitung, also auch auf dem hier nachgebildeten Gattereingang. Für einen ESD-Puls, der etwa einem üblichen Testlevel entspricht (ca. 6kV), ist der Spannungsabfall auf dem simulierten Gattereingang in Bild 2 als blaue Kurve dargestellt.

Mit einer Amplitude von -19V bei t=2,15ns dürfte diese Störung jedes Digitalsignal massiv verfälschen. Interessanterweise schwingt die Spannung dann in den positiven Bereich auf etwa +16V bei t=4,75ns. Obwohl die Baugruppe nur mit einem einzelnen ESD-Puls beaufschlagt wurde, sind im Gattereingang bereits innerhalb der ersten 10ns vier Spannungsspitzen zu beobachten, es wurde offenbar ein Resonator angeregt. Die Kapazität der kleinen Kupferfläche und die Induktivität der "breiten Leiterbahn" bilden einen Parallelschwingkreis mit einer die Resonanzfrequenz von etwa 230MHz (τ=4,3ns)

Artikelfiles und Artikellinks

(ID:37425650)