Chipentwicklung

Cadence und IMEC geben Tape-Out des ersten 5nm-Testchips bekannt

| Autor: Sebastian Gerstl

M2-Layer in Rot, Colored-Cut-Layer in übrigen Farben: Place & Route des mit dem Innovus Implementierungssystem verwirklichten Chipdesigns zum erzielten 5nm-Testchips.
Bildergalerie: 1 Bild
M2-Layer in Rot, Colored-Cut-Layer in übrigen Farben: Place & Route des mit dem Innovus Implementierungssystem verwirklichten Chipdesigns zum erzielten 5nm-Testchips. (Bild: Cadence)

Das Nano-Elektronik-Forschungszentrum IMEC und Cadence Design Systems haben gemeinsam das erste Tapeout eines 5 nm Testchips mit EUV- (Extreme Ultraviolet) sowie 193i-Lithographie (193 Immersion) abgeschlossen.

Um diesen Testchip zu produzieren, haben IMEC und Cadence Design-Regeln, Bibliotheken und die Place-and-Route-Technologie optimiert, um bestmögliche PPA-Werte (Power, Performance and Area) bei der Skalierung durch das Cadence Innovus Implementierungssystem, einer physikalischen Implementierungslösung, zu erhalten. Auf der Basis eines Prozessor-Designs konnten die Partner somit erfolgreich das Tape-Out einer Reihe von Designs mit der EUV-Lithographie und mittels SAQP (Self-Aligned Quadruple Patterning) für 193i-Lithographie abschließen. Dabei gelang es nach eigenen Angaben, den Rasterabstand der Metallstrukturen von nominell 32 nm auf 24 nm zu skalieren und so die Grenzen der Strukturbreiten weiter herabzusetzen.

„Unsere Zusammenarbeit mit Cadence spielt eine entscheidende Rolle in der Entwicklung modernster [Chip-]Geometrien, einschließlich der 5nm-Skala und geringer“ sagte An Steegen, Senior Vice President of Process Technology bei IMEC. Dr. Anirudh Devgan, Senior Vice President bei Cadence, spricht sogar von einem Meilenstein der Entwicklung.

Das Innovus Implementierungssystem findet in der Regel bei der Umsetzung fon Embedded-Prozessoren und bei 16nm-, 14nm und 10nm-Prozessen Anwendung. SoC-Entwickler sollen hiermit feiner skalierte und effizientere Designs verwirklichen können. Cadence spricht von einer Verbesserung der erreichten PPA-WErte von 10-20% und einem bis zu 10fach verbessertem Kapazitätsgewinn.

Weitere Informationen zum Innovus Implementierungssystem finden Sie beim Hersteller: www.cadence.com.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 43643766 / Mikrocontroller & Prozessoren)