„Bizen is bigger than Brexit“: Neue, alte Bipolar-Technik soll CMOS ablösen

| Autor: Michael Eckstein

Mauernsprenger: Laut SFN hat die Bizen-Technologie das Potenzial, heutige Standard-Prozesstechnologien zu ersetzen – und eine kosteneffiziente Halbleiterproduktion in Europa zu etablieren.
Mauernsprenger: Laut SFN hat die Bizen-Technologie das Potenzial, heutige Standard-Prozesstechnologien zu ersetzen – und eine kosteneffiziente Halbleiterproduktion in Europa zu etablieren. (Bild: Search For The Next)

Firmen zum Thema

Logikdichte verdreifacht, Maskenbedarf halbiert, kein Metall-Layer, fertige Produkte in zwei Wochen: Die Bizen genannte Transistor-Wafer-Prozesstechnologie hat das Zeug, CMOS abzulösen – und die Massenproduktion von Halbleitern zurück nach Europa zu holen.

Revolutionen beginnen oft im Kleinen. So könnte es auch bei „Bizen“ sein: Im beschaulichen schottischen Glenrothes haben Prozessexperten des britischen Start-Ups Search For The Next (SFN) und der Halbleiterschmiede Semefab eine Transistor-Wafer-Prozesstechnologie entwickelt, die das Zeug hat, sich als Alternative zur vorherrschenden CMOS-Technik zu etablieren. Nicht nur das: Auch aktuell angesagten Prozesstechniken für Leistungs- und Hochvolthalbleiter, etwa Silizium-Carbid (SiC) und Gallium-Arsenid (GaAs), könnten unter die Räder kommen. Davon sind zumindest die Bizen-Vordenker überzeugt.

Die Argumente für Bizen gegenüber CMOS haben durchaus Schlagkraft: 80 bis 90% kürzere Durchlaufzeiten, dreimal höhere Logikdichte, 60% bessere Wafer-Flächennutzung, hohe elektromagnetische Störfestigkeit, höhere Schaltgeschwindigkeiten und geringere dynamische Leistungsaufnahme. Darüber hinaus kommt die Technologie ohne Metall-Layer aus und benötigt weniger als die Hälfte der in CMOS nötigen Prozessschichten – und entsprechend weniger teure Masken. Im zweiten Quartal 2020 soll das erste Pilotprodukt aus der Fab kommen, ein programmierbarer Leistungsbaustein (Programmable Junction Transistor, PJT), der seine Schaltfunktion mit Computing-Funktionen kombiniert.

CMOS stößt zunehmend an physikalische Grenzen

Tatsächlich ist die CMOS-Industrie quasi täglich damit beschäftigt, Lösungen zu finden, mit denen sich die durch immer kleinere Strukturen bedingten physikalischen Grenzen überwinden lassen. Nur um bald darauf vor neuen Barrieren zu stehen. Bei winzigen Prozessknoten von unter 5 nm Breite machen sich beispielsweise zunehmend parasitäre Quanteneffekte bemerkbar, die Technik wird immer schwerer beherrschbar. Der Aufwand, die Skalierung weiter zu treiben, ist enorm, wie das Beispiel der extrem teuren EUV-Maschinen für die Chipfertigung verdeutlicht.

Manchmal lohnt daher ein Blick zurück, um die Zukunft zu sehen. Das haben David Summerland, CEO von SFN, und sein Partner Allan James, Managing Director des Chip- und MEMS-Fertigers Semefab, getan. Kern ihrer Bizen genannten Technologie ist über fünf Jahrzehnte alte Bipolar-Technik. In dieser Ära war CMOS längst noch nicht Mainstream, und ICs wurden zum Teil mit Bipolar-Prozessen gefertigt. Jetzt also Bizen. Das Kunstwort setzt sich aus Bipolar und Zener zusammen, den bestimmenden Elementen der SFN-Technologie. Warum Zener? „Wir haben einen Weg gefunden, die Quanten-Tunnelmechanik des Zener-Effekts für die Fertigung von Silizium-basierten Halbleitern – auch anderen mit breiten Bandlücken – zu kommerzialisieren“, erklärt Summerland. Dadurch sei es möglich, die Vorteile der stromgesteuerten Bipolar-Technik zu erhalten und gleichzeitig ihre Nachteile zu beseitigen.

Der Zener-Effekt beschreibt, dass bei einer hoch dotierten Halbleitersperrschicht auch in Sperrrichtung ein Strom fließt. Ursache dafür sind freie Ladungsträger und eine anliegende Vorspannung. Diese verschiebt die Energiebänder im p-dotierten und im n-dotierten Bereich. Und zwar so weit, dass unbesetzte Zustände im Leitungsband die gleiche Energie haben wie besetzte Zustände im Valenzband. Dadurch ist es Elektronen möglich, ohne weitere Energiezufuhr aus dem Valenzband in das Leitungsband zu wechseln. Der Zener-Strom basiert also auf einem quantenmechanischen Tunneleffekt.

Symmetrischer Bizen-Transistor vereinfacht Schaltungsdesign

Bei Bizen steuert eine isolierte, hoch p- und n-dotierte Quantentunnel-Verbindung den Stromfluss durch den Transistor. Anders als bei herkömmlichen „Bipolar Junction Transistors“ (BJT) sind die Ausgangsregionen identisch dotiert und strukturiert. Es gibt also keinen Kollektor und Emitter, vielmehr hat ein Bizen-Transistor in beide Stromflussrichtungen dieselben Charakteristiken. Daher heißen die Anschlüsse hier schlicht Anode 1 und 2. Dadurch ist er auch für Wechselstromsignale und Push-Pull-Schaltungen einsetzbar. Über dem Kanal eines Transistors lassen sich auch mehrere hochdotierte abrupte Übergänge anordnen. „Mit einem solchen Multi-Tunnel-Gate ist es möglich, multiple NOR- und OR-Gatter mit einem einzigen Bizen-Transistor zu realisieren“, sagt Summerland. Schaltungen gleicher Funktion ließen sich also mit viel weniger Komponenten aufbauen.

Ein Beispiel liefert er gleich mit: So besteht beispielsweise ein XOR-Gate in CMOS, TTL und NMOS typischerweise aus acht Transistoren. Mit Bizen wäre es möglich, dieselbe Funktion mit zwei Transistoren ohne Widerstände in einem metallfreien Layout mit nur vier Prozessschichten zu realisieren. Das Erweitern zu einem Master-Slave-Flip-Flop vom D-Typ mit Preset, Clear und Enable lässt die Transistorzahl in NMOS auf 28 bis 35 wachsen. „Bizen reichen dafür 8 Layer und zwei- bis dreimal weniger Transistoren.“

Geringe Schaltspannung, kleiner Durchgangswiderstand

Ein weiterer Pluspunkt: Bizen reicht eine Schaltspannung von 200 bis 400 mV gegenüber 1,8 bis 10 V bei CMOS. Der Durchgangswiderstand ist laut SFN nur halb so hoch wie bei MOSFET. Dies erleichtert das Entwickeln von Komponenten, die mit sehr wenig Energie auskommen – gut beispielsweise für IoT-Anwendungen. „Darüber hinaus zeichnet sich Bizen durch hohe Temperaturstabilität, hohe Spitzenströme und sehr gute elektromagnetische Störfestigkeit aus“, erklärt Summerland. Auch in Bezug auf die Versorgungsspannung sei Bizen unkritisch, weil selbstregulierend.

SFN hat ein vierstufiges IP- und Business-Target-Modell aufgestellt: Die Basis bildet der „Bizen digital wafer process“. In diesem digitalen Bizen-Prozess implementiert SFN Standardzellelemente. „Entwickler können in VHDL oder Verilog definierte Prozessoren beispielsweise über Cadence autorouten lassen“, sagt Summerland. Der Übergang von CMOS zu Bizen sei dadurch sehr schnell möglich. Darauf setzt der „Bizen power process“ auf – eine Erweiterung für Hochvolt- und Analogapplikationen, die die Hochintegration (VLSI) von digitalen Niederspannungs- und analogen Hochspannungselementen ermöglicht – und zwar mit lediglich 8 Masken-Layern ohne den Einsatz von Silicon-on-Insulator-(SOI-)Substraten. Als weitere Stufe folgt die „Instantaneous Processing Unit“ (IPU), eine Art analoge Recheneinheit: Sie nutzt beide darunter liegende Schichten zum Aufbau von Prozessorarchitekturen. Schließlich folgt der Programmable Junction Transistor (PJT): Dieses Bauelement soll den Markt für diskrete Leistungshalbleiter aufmischen, inklusive IGBT, FET und BJT.

Nachteile bisheriger Bipolar-Technik überwunden

Die Bipolar-Technik ist bislang für eine hochvolumige Transistorproduktion wenig geeignet. Ein Grund sind hochohmige Widerstände, die Voraussetzung für die Funktion der Technik sind und viel Fläche auf dem Substrat belegen. Diese Schwäche will SFN überwunden haben: „Ein Bizen-Transistor nutzt stattdessen den Quantentunnel-Effekt“, sagt Summerland. Entwickler könnten – ähnlich wie bei MOS-Bauelementen – die Widerstände weglassen und trotzdem den Strom gezielt kontrollieren. „Auf dieser Basis lassen sich Schaltungen realisieren, in denen Transistoren Normal-On, jedoch ungesättigt arbeiten und sich über die Tunnelverbindung steuern lassen – anstatt durch einen direkten Metallkontakt zur Basis, wie er in herkömmlichen bipolaren Transistoren verwendet wird“, erläutert Summerland. Unter dem Strich sei es so möglich, die Gate-Dichte um das Dreifache zu erhöhen. Außerdem sinke die dynamische Leistungsaufnahme, und die Transistoren würden schneller schalten.

So sei es mit der Bizen-Technologie möglich, integrierte Schaltungen extrem zu vereinfachen, die Logikdichte zu erhöhen und die ICs zudem mit viel weniger Prozessschichten herzustellen. „Für Niederspannungsschaltungen reichen vier, für Hochspannungsbauelemente acht Layer aus“, sagt James. Hier entstehen die ersten Proof-of-Concept-Schaltungen auf Basis der Bizen-Technologie. Zum Vergleich: Im CMOS-Verfahren sind zehn bis teilweise weit über 20 Layer nötig.

„Durch die deutlich geringere Zahl an Prozessschritten ist der Energiebedarf für die Fertigung viel geringer“, erklärt James. Die verringerte Komplexität für Schaltungen gleicher Funktion führe zudem dazu, dass sich die Chips auch in vorhandenen Fabriken in England – und auch anderen Ländern in Europa – fertigen lassen. Fabriken wie Semefab (Si), Plessey (GaN) oder Newport (Compound) könnten zum „Kategoriekiller“ werden: „Wir wollen die Halbleiterproduktion zurück nach Europa holen!“, blickt Summerland nach vorn. Dazu würde SFN gerne auch mit ausländischen Partnern zusammenarbeiten. „Wir sind offen für jegliche Art der Kooperation – auch außerhalb GBs und nach dem Austritt GBs aus der EU“, sagt David Summerland. „Bizen is bigger than Brexit!“

Von der „Boutique“-Fab zum Prozesstechnologieführer

SFN arbeitet seit Mitte 2017 mit Semefab für die Prozessentwicklung und -qualifizierung und Chipproduktion zusammen. Beide Unternehmen sind über ein gemeinsames Management-Team – das Full Integration Run Team (FIR) – eng miteinander verzahnt. Der erfahrene Prozessspezialist Phil Hollis leitet das FIR-Team. SFN entwickelt die IP inklusive des Bizen-Wafer-Prozess-Flows, Schaltungsdesigns und Produktentwicklungs-Kits (PDK). Semefab steuert Fertigungs- und Test-Knowhow und -kapazität bei.

Ausgangspunkt für die Entwicklung von Bizen war der Versuch, die „Komplexität von Smart Power IC-Prozessen zu reduzieren und gleichzeitig die Möglichkeit der Programmierung des Chips zu erhalten“, erklärt James. Erste Vorschläge konnten nicht überzeugen, blickt James zurück. Der Grund: Die Zahl der notwendigen Masken war noch zu hoch – und damit die Produktionskosten.

Schließlich sei SFN auf die Idee gekommen, den Quanten-Tunneleffekt von miniaturisierten, invertierten Zener-Diodenstrukturen zu nutzen. Es sei gelungen, die Integration konventioneller lateraler und vertikaler bipolarer Strukturen so zu modellieren, dass Bizen mit vorhandenen Prozesstechniken gefertigt werden könne. „Zugegeben: Anfangs war ich skeptisch“, sagt James. Doch bereits erste Ergebnisse hätten ihn überzeugt, dass es gelingen kann, eine disruptive Fertigungstechnologie zu entwickeln. „CMOS bewährt sich seit langem – doch es hat Schwachstellen wie EMV und hohe Komplexität“, sagt James. Und das bedeute letztlich lange Durchlaufzeiten und hohe Kosten.

Derzeit habe man einen Technologiereifegrad (Technology Readiness Level, TRL) von etwa 5 erreicht, unter Laborbedingungen funktioniert die Technik also bereits. Bis zur letzten Stufe , TRL 9 (kommerzieller Einsatz), muss Bizen noch einige Hürden nehmen.

Bizen ist natürlich nicht der einzige Kandidat, der sich als CMOS-Alternative empfiehlt. Das wissen auch James und Summerland. Weltweit wird an Technologien wie „Metal Air Gap“ oder MESO geforscht. Diese sind aber noch weit von einer Kommerzialisierung entfernt. Ein weiterer Nachteil: „Das Einfügen von analogen Bauteilen und Leistungskomponenten ist nicht ohne weiteres möglich und erhöht die Kosten drastisch“, erläutert James. Mit Bizen sei das hiingegen kein Problem. Die Technologie könne die Uhr des Moor'schen Gesetzes um 10 Jahre oder mehr zurückdrehen – bei Verwendung vorhandener Produktionsanlagen. Viele Chipfabriken, die sich heute mit Spezialangeboten am Markt halten, könnten daher durchaus wieder Mainstream-Produktionen fahren.

MESO statt CMOS: Die Halbleiterwelt rüstet sich für ihren Untergang

MESO statt CMOS: Die Halbleiterwelt rüstet sich für ihren Untergang

12.12.18 - Magneto-elektrische Spin-Orbit-Materialien haben das Potenzial, CMOS als Basis für Speicher- und Logik-ICs abzulösen. Davon sind Forscher von Intel und der University of California in Berkeley überzeugt. lesen

Samsung prescht vor: 3-nm-Fertigung, eMRAM und SAFE-Cloud-Chip-IDE

Samsung prescht vor: 3-nm-Fertigung, eMRAM und SAFE-Cloud-Chip-IDE

21.05.19 - Samsungs will mit seiner 3-nm-EUV-Fertigung Silizium-basierte Halbleiter-Chips kleiner, schneller und viel sparsamer machen. Ab 2021 startet demnach die Massenproduktion. Speziell Fabless-Unternehmen sollen zudem von neuer Cloud-basierter Entwicklungsumgebung profitieren. lesen

SuperVia: Auf dem Weg zum (Sub-)3nm-Technologieknoten

SuperVia: Auf dem Weg zum (Sub-)3nm-Technologieknoten

14.12.18 - Tiefliegende Interconnects: Ein neues Verfahren zum vertikalen Kontaktieren übereinander liegender Leiterbahnen senkt den elektrischen Widerstand um 40% und ermöglicht eine 30%ige Flächenersparnis. Mit seinem „Proof of Concept“ eröffnet das imec-Institut neue Wege für zukünftiges Chipdesign. lesen

Kommentar zu diesem Artikel abgeben
Was für Stil-Blüten der BreXit spießen lässt? Man pult bereits die Web-Stühle aus den Museen und...  lesen
posted am 21.10.2019 um 20:02 von Unregistriert

Ts, ts, wer hat denn schon wieder ein Rudel Enthusiasten freigelassen? Ein paar der Aspekte...  lesen
posted am 21.10.2019 um 17:13 von anonymous

Ist denn schon wieder 1.April?  lesen
posted am 21.10.2019 um 14:34 von Unregistriert


Mitdiskutieren
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 46191437 / Mikrocontroller & Prozessoren)