EMV auf Chip-Ebene

Beurteilung der Pulsstörfestigkeit bei integrierten Schaltkreisen

22.01.2010 | Autor / Redakteur: Sven König* / Hendrik Härter

EMV-Eigenschaften an ICs untersuchen
EMV-Eigenschaften an ICs untersuchen

Für die EMV-Eigenschaften von Geräten spielen neben der Layout- und Gehäusegestaltung die Eigenschaften der eingesetzten ICs eine entscheidende Rolle. Die Störfestigkeit wird in Zukunft einen immer höheren Stellenwert erreichen. Deshalb ist es für die Hersteller und den Anwender wichtig, durch eine genauere Fehleranalyse Schwachstellen rechtzeitig aufzuspüren.

Durch die kleiner werdenden Strukturgrößen, Betriebsspannungen und Schaltschwellen werden ICs deutlich empfindlicher gegenüber schnellen pulsförmigen Störgrößen, wie ESD oder Burst. Bei ASICs und Mikrocontrollern geht die Entwicklung derzeit zu Strukturen unter 100 nm, bei Rechner-Chipsätzen können bis zu 45 nm erreicht werden.

Im Zusammenspiel mit höheren Schaltgeschwindigkeiten bewirkt dies ein Absenken der Störfestigkeit um ca. 90% gegenüber der früheren ICs. Diese Tendenz spiegelt sich im EMV-Geräteverhalten wider. Während für die Geräteebene seit Jahren Normen vorliegen, gibt es für Teile von Geräten wie Baugruppen und Bauteile diese Regelungen nicht. Mit zunehmender Komplexität und vor allem mit zunehmender Integrationsdichte von Bauteilen wird es immer schwieriger, die für Geräte vorgegebenen Normen einzuhalten, ohne auf genormte Bedingungen des IC-Levels zurückgreifen zu können.

Messmethoden zur Störfestigkeit in der IEC 62132

In der Norm IEC 62132 werden Messmethoden zur Messung der Störfestigkeit integrierter Schaltungen gegenüber leitungsgeführten Störungen beschrieben. Zur Zeit werden in dieser Norm jedoch nur die Prüfmethoden hinsichtlich kontinuierlicher und amplitudenmodulierter HF-Signale betrachtet. Eine Bewertung der Störfestigkeit hinsichtlich transienter Störungen ist derzeit noch nicht vorgesehen.

Die Festlegung der Prüfimpulse für den Test des ICs folgt aus den Prüfverfahren für Geräte. Die entsprechenden Prüfanordnungen erzeugen im Gerät elektrische und magnetische Felder. Diese Größen wirken auch lokal an der Schnittstelle des IC-Gehäuses. Prüfgeneratoren für ICs müssen die Störgrößen dieser elektrischen und magnetischen Komponenten allgemeingültig nachbilden.

Bild 1: Typischer Aufbau einer EDS-Prüfanordnung
Bild 1: Typischer Aufbau einer EDS-Prüfanordnung

Bild 1 zeigt den typischen Aufbau einer ESD-Prüfanordnung. Der an das zu testende Gerät angelegte Prüfimpuls uG(t) eines ESD-Generators erzeugt einen durch das Testobjekt fließenden Stromimpuls i(t). Im Gerät entsteht ein Spannungsabfall und die daraus resultierende elektrische Feldstärke E(t). Der Strom i(t) generiert im Gerät das Pulsmagnetfeld H(t). Diese Felder wirken indirekt über die von außen angeschlossenen Leiterzüge oder die Peripherie auf den IC bzw. auch direkt auf die IC-Gehäuse ein.

 

EMV-Eigenschaften von ICs

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 332358 / Messen/Testen/Prüfen)