Suchen

Schaltungstipp Ausgänge einer Taktquelle mit Low-Jitter LVPECL-Fanout-Puffern erhöhen

Autor / Redakteur: Ian Collins * / Kristin Rinortner

In vielen Systemen sind mehrere Systemtaktsignale für die Mixed-Signal-Verarbeitung und das Timing erforderlich. Speziell MIMO-Transceiver und Phased-Array-Antennen verlangen den Einsatz von mehr als einem LO (Local Oscillator) mit der gleichen Frequenz für viele Auf/Abwärts-Wandlungsstufen.

Firmen zum Thema

Bild 1: Der PLL-Synthesizer ADF4351, angeschlossen an den Fanout-Puffer ADCLK948
Bild 1: Der PLL-Synthesizer ADF4351, angeschlossen an den Fanout-Puffer ADCLK948
(Bild: ADI)

Bei der Schaltung in Bild 1 ist der PLL-Synthesizer ADF4351 mit integriertem VCO an den ADCLK948 angeschlossen. Der ADCLK948 liefert mit einem differenziellen Ausgang des ADF4351 bis zu acht differenzielle LVPECL-Ausgänge (Low Voltage Positive Emitter Coupled Logic).

Bildergalerie
Bildergalerie mit 7 Bildern

Moderne digitale Systeme verlangen oft viele qualitativ hochwertige Taktsignale mit Logikpegeln, die anders sind als die Logikpegel der Taktquelle. Eine zusätzliche Pufferung kann erforderlich sein, um ohne Einbußen hinsichtlich Integrität eine genaue Taktverteilung zu anderen Schaltungskomponenten zu garantieren. Die Schnittstelle zwischen der Taktquelle ADF4351 und dem Takt-Fanout-Puffer ADCLK948 ist im Folgenden beschrieben. Messungen zeigen, dass der zusätzliche Jitter im Zusammenhang mit dem Takt-Fanout-Puffer 75 fseff. beträgt.

Schaltungsbeschreibung

Beim ADF4351 handelt es sich um einen Breitband-PLL und VCO mit einem Ausgangsfrequenzbereich von 35 bis 4400 MHz, der aus separaten Multiband-VCOs besteht. Jeder VCO deckt einen Bereich von etwa 700 MHz ab (mit Überlappungen zwischen den Frequenzen des VCO). Dies erlaubt einen Basis-VCO-Frequenzbereich von 2,2 bis 4,4 GHz. Frequenzen unter 2,2 GHz lassen sich mit den internen Teilern im ADF4351 erzeugen.

Zur Takterzeugung müssen PLL und VCO im ADF4351 aktiviert und die gewünschte Ausgangsfrequenz programmiert werden. Die Ausgangsfrequenz des ADF4351 steht an den Open-Kollektor-Ausgängen an den RFOUT-Pins zur Verfügung. Diese erfordern eine Shunt-Induktivität (oder Widerstand) plus einen Gleichspannungs-Sperrkondensator.

Der ADCLK948 ist ein in Silizium-Germanium-Technologie hergestellter Takt-Fanout-Puffer mit geringem Jitter, der sich gut für den Frequenzbereich des PLL-Synthesizers ADF4351 eignet, weil seine maximale Eingangsfrequenz (4,5 GHz) nur knapp über der des ADF4351 (4,4 GHz) liegt. Der effektive Breitband-Jitter beträgt 75 fs. An den Takteingängen des ADCLK948 ist ein zusätzlicher DC-Gleichtakt-Biaspegel von 1,65 V erforderlich, um die LVPECL-Logikpegel zu erhalten. Dies erfolgt mit einem Widerstands-Bias-Netzwerk. Ohne DC-Biasschaltung sinkt die Signalintegrität an den Ausgängen des ADCLK948.

Andere mögliche Synthesizer mit integrierten VCOs sind das Fractional-N-Modell (137 bis 4400 MHz) ADF4350 und die Integer-N-Serie ADF4360. Andere mögliche Takt-Fanout-Puffer in der gleichen Familie wie der ADCLK948 sind die Modelle ADCLK946 (sechs LVPECL-Ausgänge), ADCLK950 (zehn LVPECL-Ausgänge) und ADCLK954 (12 LVPECL-Ausgänge).

Schaltungsevaluierung und Test

Die in Bild 1 beschriebene Schaltung wurde mit dem Board EVAL-ADF4351EB1Z als Taktquelle evaluiert; am Board wurden dabei kleinere Modifikationen durchgeführt.

Das Board nutzt die Standard-Programmiersoftware ADF4351, die auf der CD im Lieferumfang des Evaluation Boards enthalten ist. Ebenfalls erforderlich ist das Board ADCLK948/PCBZ. Dieses lässt sich direkt und ohne Modifikationen einsetzen.

Das folgende Equipment ist erforderlich:

  • Das Evaluation-Board-Kit EVAL-ADF4351EB1Z mit Programmiersoftware,
  • das Evaluation-Board ADCLK948PCBZ,
  • eine 3,3-V-Stromversorgung,
  • zwei Kabel zum Anschluss der 3,3V-Versorgungsspannung an das ADCLK948PCBZ,
  • zwei kurze, gleich lange SMA-Koaxialkabel,
  • ein schnelles Oszilloskop (Bandbreite 2 GHz) oder ein äquivalentes Modell,
  • der Spektrumanalyzer R&S FSUP26 oder ein äquivalentes Modell und
  • ein PC mit Windows XP, Windows, Vista (32 Bit) oder Windows 7 (32 Bit).

Das SMA-Koaxialkabel wird gebraucht, um die Pins RFOUTA+ und RFOUTA– des EVAL-ADF4351EB1Z an CLK0 und das ADCLK948PCBZ anzuschließen.

(ID:42416606)