Schaltungstipp

Ausgänge einer Taktquelle mit Low-Jitter LVPECL-Fanout-Puffern erhöhen

Seite: 2/2

Firmen zum Thema

Die Blockschaltung

Für dieses Experiment wurden die Boards ADCLK948PCBZ und EVAL-ADF4351EB1Z genutzt. Die Platinen sind über ein SMA-Kabel mit dem ADCLK948PCBZ verbunden wie in Bild 1 dargestellt. Im Benutzerhandbuch UG-435 sind die Installation und der Einsatz der Evaluierungssoftware beschrieben. Es enthält auch Hinweise zum Board-Setup und die Blockschaltung des Boards sowie das Layout und die Stückliste.

Erforderliche Modifikationen am Board sind dem Gleichspannungs-Sperrkondensator nachgeschaltete 100-Ω-Widerstände. Die Widerstände sind mit 3,3 V und Masse (GND) verbunden. Dies sollte sowohl am Pin RFOUTA+ wie auch am Pin RFOUTA− erfolgen, um eine Gleichtaktspannung von 1,65 V zu erhalten (über der minimal erforderlichen Spannung von 1,5 V). Eventuell muss dazu die Lötmaske in der Nähe dieser Übertragungsleitungen abgelöst werden.

Das Benutzerhandbuch UG-068 enthält ähnliche Informationen zum Betrieb des Evaluation-Boards ADCLK948/PCBZ.

Messen der Logikpegel

Zur genauen Messung der schnellen Logikpegel wird das Oszilloskop RTO1024 von Rohde & Schwarz zusammen mit zwei aktiven Tastköpfen des Typs RT-ZS30 verwendet.

Dazu schließt man das EVAL-ADF4351EB1Z an den PC entsprechend der Hardware-Treiberinstruktionen im UG-435 an (Bild 2). Man installiert die Software ADF435x auf dem PC wie folgt: Zuerst wird die PLL des ADF4351 entsprechend des Screenshots der ADF435x Software (Bild 3) programmiert. In diesem Beispiel wurde eine HF-Frequenz von 1GHz gewählt. Danach schließt man die SMA-Steckverbinder RFOUTA+ und RFOUTA− an die SMA-Stecker CLK0 und CLK0\ des Boards ADCLK948/PCBZ mit zwei kurzen, gleich langen SMA-Kabeln an. Nun erfolgt der Anschluss des differenziellen Ausgangs OUT2 des Boards an das High-Speed Oszilloskop. Typische Signalverläufe für ein 1GHz-Ausgang zeigt Bild 4.

Phasenrauschen und Jitter-Messung

Um das Phasenrauschen und den Jitter am Signal zu messen, wiederholt man die eben beschriebenen Schritte für die Messung der Logikpegel. Den nicht genutzten Ausgang CLK2\ des Boards ADCLK948/PCBZ schließt man mit einer 50-Ω-Last ab (Bild 5). Danach verbindet man den Ausgang CLK2 über ein SMA-Kabel mit dem Signalquellenanalysator (Bild 5). Schließlich misst man den Jitter am Signal.

Bild 6 zeigt das Phasenrauschen am Ausgang des ADF4351. Der effektive Jitter beträgt 325,7 fs. Bild 7 zeigt das Phasenrauschen am ADCLK948 Ausgang. Der effektive Jitter beträgt 330,4 fs. Der additive Jitter des ADCLK948 kann so berechnet werden: √(330,42² – 325,72²) = 55,5 fseff. Der spezifizierte Wert aus dem Datenblatt des ADCLK948 beträgt 75 fseff.

* Ian Collins arbeitet als Applikationsingenieur bei Analog Devices in Limerick / Irland.

(ID:38858090)