ON Semiconductor & LSI

ASIC-Angebot um 110-nm-Technik und IP erweitert

14.04.2009 | Redakteur:

Bob Klosterboer, ON Semiconductor: Weiter in den ASIC/ASSP-Markt vordringen
Bob Klosterboer, ON Semiconductor: Weiter in den ASIC/ASSP-Markt vordringen

ON Semiconductor erweitert durch ein Abkommen mit LSI sein ASIC-Angebot, mit dem Kunden nun Zugriff auf 110-nm-Technologie und zugehöriges Intellectual Property (IP) in ON Semiconductors eigener Fab haben.

Mit der 110-nm-System-Plattform SP110 will ON Semiconductor im Vergleich zu ähnlichen Prozessen die Einmalkosten (NRE-Kosten) sowie die Time-to-Market reduzieren. Das Unternehmen plant, die Technologie für zukünftige ASSPs und Standard-Produktplattformen zu verwenden, die mehr Digitaltechnik und eine höhere Leistungsfähigkeit erfordern, gleichzeitig aber einen geringeren Stromverbrauch aufweisen sollen.

Im Rahmen der Vereinbarung mit LSI wird ON Semiconductor IP anbieten, darunter eine SerDes-Lösung zur Schnittstellenunterstützung von PCI Express, Gigabit Ethernet und XAUI. SP110-Kunden haben auch Zugriff auf anderes bauteilbewährtes, synthetisierbares IP, wie z.B. Blöcke für USB 2.0, Ethernet MAC, MCUs, Timing-Generatoren und DDR 1/2/3 Memory Controller.

„Diese Plattform ermöglicht es uns, prozessbezogene Vorteile, wie eine unter strengen Auflagen zu erfolgende Produktion und 110-nm-ASIC-Performance zusammen mit einer Vielzahl von IP zu erzielen,“ erklärte Bob Klosterboer, Senior Vice President Digital and Mixed-Signal Products bei ON Semiconductor. Klosterboer weiter: „Mit SP110 können wir unseren bestehenden Kundenstamm besser bedienen und in neue Bereiche des kundenspezifischen IC-Marktes vordringen“.

Kosten und Prozessaufwand gering halten

Die maximale Betriebsfrequenz von 450 MHz und das IP-Angebot ermögliche es SP110, zahlreiche Leistungs- und Funktionsanforderungen zu realisieren, und das ohne die Entwicklungskosten und den Prozessaufwand, wie er mit Prozesstechniken bei oder unter 90 nm einhergehe, heißt es seitens ON Semiconductors.

SP110 nutzt Low-k-Kupferverbindungen, die bis zu neun Metall-Layer einschließlich zwei Redistribution-Layer (RDLs) bilden. Die Technik unterstützt eine Core-Spannung von 1,2 V und die I/O-Spannungen 1,8; 2,5; 3,3 und 5,0 V. Für mehr Flexibilität bietet ON Semiconductor Netzlisten- und RTL-Handoff-Methodologie.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 297678 / FPGA)