Alibaba stellt RISC-V-Prozessor mit 16 Kernen vor

| Redakteur: Richard Oed

Mit dem Xuantie 910 stellt Pingtou Ge, ein Unternehmen der AlibabaGroup, einen 64-Bit-RISC-V-Prozessor mit 16 Kernen vor.
Mit dem Xuantie 910 stellt Pingtou Ge, ein Unternehmen der AlibabaGroup, einen 64-Bit-RISC-V-Prozessor mit 16 Kernen vor. (Bild: Clipdealer)

Auf dem Alibaba Cloud Summit in China hat Pingtou Ge mit dem Xuantie 910 einen RISC-V-Prozessor mit sechzehn 64-Bit-Kernen vorgestellt. Dieser ist nach Aussage des Herstellers der bisher leistungsfähigste RISC-V-Chip in Produktion.

Der Xuantie 910 (abgekürzt XT 910) ist ein 64-Bit-RISC-V-Prozessor mit 16 Kernen und das erste Produkt von Pingtou Ge, auch bekannt unter dem Namen T-Head, einem Unternehmen der chinesischen AlibabaGroup. Gegründet wurde Pingtou Ge im September 2018 als Zusammenschluss des Chipgeschäfts der AlibabaGroup und des im April 2018 von Alibaba übernommenen Prozessorspezialisten C-Sky Microsystems.

Der auf dem Alibaba Cloud Summit im Juli 2019 vorgestellte XT 910 basiert auf der offenen RISC-V RV64GCV-Befehlssatzarchitektur. Deren Basis-ISA (Intruction Set Architecture) und die privilegierte Architektur wurden erst Anfang Juli 2019 eingefroren und ratifiziert. Jeder Kern unterstützt dabei die 64-Bit-Integer-Basis-ISA (RV64I) mit den Erweiterungen für Multiplikationen und Divisionen (M), Atomic-Befehlen (A), Gleitkommaoperationen (F) und Double-Precision (D). Zusätzlich sind die Extensions für komprimierte Befehle (C) und Vektoroperationen (V, noch nicht final spezifiziert) implementiert. Die Erweiterungen I, M, A, F, und D werden im RISC-V Sprachgebrauch unter dem Kürzel G zusammengefasst, der RV64GCV ist also genau genommen ein RV64IMAFDCV.

Nach Herstellerangaben soll jeder der Kerne mit 2,5 GHz getaktet werden und dabei eine Leistung von 7,1 Coremark pro MHz erreichen. Hergestellt wird der Prozessor in einem 12 nm Prozess. Mit drei Decodern und einer 12-stufigen Pipeline für eine Out-of-Order Ausführung der Befehle können pro Zyklus bis zu acht Instruktionen parallel geladen werden. Zudem ist es möglich, bis zu vier Kerne zu einem Cluster (mit bis zu vier Clustern pro Chip) zusammenzuschalten und bis zu 16 Threads gleichzeitig auszuführen. Zusätzlich fügte Pingtou Ge noch 50 weitere Instruktionen hinzu, um die Leistung bei arithmetischen Befehlen, sowie bei Speicher- und Cache-Zugriffen zu optimieren.

Für 5G, autonome Autos und das IoT geeignet

Zum Einsatz kommen soll der XT 910 in den Bereichen künstliche Intelligenz, Netzwerktechnik – einschließlich 5G – bei Anwendungen des autonomen Fahrens und im Internet der Dinge (IoT). Gemäß Pingtou Ge soll die Leistungsfähigkeit der Prozessoren mit dem Cortex-A72 von Arm vergleichbar sein. Derzeit unbekannt ist, ob Alibaba den Chip ausschließlich intern verwenden will, oder einen kommerziellen Vertrieb ebenfalls anstrebt. Die zugehörigen Entwicklungswerkzeuge wie Simulatoren und Emulatoren sollen jedoch noch im Laufe des Jahres 2019 als Quellcode freigegeben werden.

Zu sehen ist die Entwicklung des Xuantie 910 auch vor dem Hintergrund des US-amerikanischen Technologie-Embargos, das die chinesische AlibabaGroup von der Versorgung mit modernen Prozessoren abgeschnitten hat. Mit dem XT 910 erreicht China eine gewisse Unabhängigkeit bei dieser Technologie.

Wie funktioniert RISC-V? Grundlagen der offenen Befehlssatzarchitektur

Wie funktioniert RISC-V? Grundlagen der offenen Befehlssatzarchitektur

02.07.18 - Die offene Befehlssatzarchitektur RISC-V unterstützt Prozessorkerne mit 32-, 64- und 128-Bit und vermeidet viele Fehler herkömmlicher Cores. Nun ist sie auf bestem Weg, den Markt zu erobern. Was macht die vielversprechende Architektur so besonders? lesen

RISC-V-Kerne für sichere und intelligente Anwendungen

RISC-V-Kerne für sichere und intelligente Anwendungen

20.08.18 - InCore Semiconductor stellt zwei neue RISC-V-Kerne vor und kündigt Erweiterungen für künstliche Intelligenz, Sicherheit und Fehlertoleranz an. Deutsche Automotive-Hersteller arbeiten mit dem Start-up bereits zusammen. lesen

Unhackbare RISC-V-CPU: Neuer Chip stoppt Angriffe, bevor sie beginnen

Unhackbare RISC-V-CPU: Neuer Chip stoppt Angriffe, bevor sie beginnen

17.05.19 - Eine neuartige Prozessorarchitektur auf RISC-V-Basis soll proaktiv vor beliebigen Bedrohungen schützen. Mit 20 Hz verändert sie zufällig eigenen Code und verarbeitete Daten. Bisherige Update-Strategien mit nachgeschobenen Patches wären damit überflüssig. lesen

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 46063883 / Mikrocontroller & Prozessoren)