Security

AES-Verschlüsselung für FPGAs von Xilinx

| Redakteur: Sebastian Gerstl

In Softwareplattform inklusive: Der Xilinx AES Programmer von GÖPEL electronic ist als Tool in die JTAG/Boundary Scan Plattform System Caston integriert.
Bildergalerie: 1 Bild
In Softwareplattform inklusive: Der Xilinx AES Programmer von GÖPEL electronic ist als Tool in die JTAG/Boundary Scan Plattform System Caston integriert. (Bild: GÖPEL)

GÖPEL electronic präsentiert einen Xilinx AES Programmer zur Unterstützung der AES (Advanced Encryption Standard) Features für die FPGAs der 7 Series. Das Tool beitet FPGA Designs einen verbesserten Schutz gegen potentielle Angreifer und Diebstahl von IP (Intellectual Property).

Der Xilinx AES Programmer von GÖPEL electronic ist als Tool direkt in die JTAG/Boundary Scan Softwareplattform SYSTEM CASCON integriert. Es ermöglicht die Programmierung der eFUSE Register, einschließlich eines 256bit AES-Keys per JTAG-Zugriff. Das verspricht höchste Sicherheit bei der Authentifizierung und Verschlüsselung der FPGA-Programmierdaten.

Hardwareseitig wird die Funktionssicherheit durch Einsatz der JTAG/Boundary Scan Plattform SCANFLEX abgesichert. Das System bietet vielfältige Möglichkeiten um diverse Applikationen abzudecken, wie Gang Operationen, Betrieb des JTAG Interfaces über lange Distanzen von bis zu 4 m oder Ansteuerung von Multi-TAP / Multi-Drop Targets.

Da das Tool nativer Bestandteil der SYSTEM CASCON ISP Tool-Suite ist, können nach erfolgter Konfiguration verschlüsselte Programmierdaten auf der selben Plattform heruntergeladen werden. Hard- wie Software unterstützen den Embedded System Access (ESA), so dass Möglichkeit zur Kombination mit anderen Prozeduren wie Boundary Scan Test oder Processor Emulation Test besteht.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 43470963 / FPGA)