Embedded FPGAs Achronix startet eFPGA-Beschleuniger-Programm für Forscher und Testchip-Entwickler

Redakteur: Sebastian Gerstl

Die Achronix Semiconductor Corporation startet zwei neue Programme, die Forschungseinrichtungen, Konsortien und Unternehmen den vollen Zugang zu Achronixs Embedded-FPGA-Technologie (eFPGA) Speedcore ermöglichen.

Firma zum Thema

Mit dem Research eFPGA Accelerator Program und dem Test-Chip eFPGA Accelerator Program möchte eFPGA-Spezialist Achronix die Verwendung der Speedcore-IP-Technologie in Forschung und Entwicklung antreiben.
Mit dem Research eFPGA Accelerator Program und dem Test-Chip eFPGA Accelerator Program möchte eFPGA-Spezialist Achronix die Verwendung der Speedcore-IP-Technologie in Forschung und Entwicklung antreiben.
(Bild: Achronix)

Achronix ist spezialisiert auf die Entwicklung spezifischer SoCs mit integrierten FPGA-IP-Blöcken, die speziell auf die Bedürfnisse der Kunden zugeschnitten sind, um ein Maximum an gewünschter Leistung mit einem Minimum an Chipfläche erfüllen zu können. Nun hat Achronox zwei Programme gestartet, um seine Speedcore-Technologie sowohl Forschungseinrichtungen als auch Testchip-Entwicklern für Anwendungen wie KI, Machine Learning, Blockchain, Netzwerkbeschleunigung, SmartNICs und intelligentes IoT zugänglicher zu machen.

Das Research eFPGA Accelerator Program soll es Forschern ermöglichen, vorkonfigurierte Speedcore eFPGA IP zu verwenden, um programmierbare Hardwarebeschleuniger in ihre SoC-Forschungsprojekte zu integrieren. Dieses Programm richtet sich auch an leistungsstarke Rechenanforderungen für Regierungsbehörden, bei denen es wirklich notwendig ist, kritische Sicherheits- und Hardware-Sicherheitsprobleme zu lösen, obwohl es ihnen oft an Produktionsvolumen mangelt, um die Kosten für den Aufbau eines benutzerdefinierten SoC zu rechtfertigen.

Das Testchip eFPGA Accelerator Programm gibt Unternehmen die Möglichkeit, eFPGA IP in ihre ASICs und SoCs zu integrieren, indem sie die vorkonfigurierte IP von Achronix verwenden und ACE Design Tools unterstützen. Unternehmen aus vielen Anwendungssegmenten und Regionen wollen ihre neuen Architekturen mit programmierbaren Hardwarebeschleunigern testen, die leistungsstarke Anwendungsanforderungen für Rechen-, Netzwerk- und Speicherplattformen erfüllen. Das Test-Chip eFPGA Accelerator Program soll es diesen Unternehme möglich machen, dieses siliziumbewährte, leistungsstarke eFPGA IP einfach in ihr ASIC- und SoC-Design zu integrieren und dann Chips für Evaluierungsvolumen herzustellen.

Der Speedcore IP für beide Programme basiert auf der 16FF+ Fertigungstechnologie von TSMC.

(ID:45609455)