9 Millionen Logikzellen – Xilinx stellt größtes FPGA vor

03.09.2019 | Redakteur: Sebastian Gerstl

Xilinx hat seine 16-nm-Reihe Virtex UltraScale+ um den bislang weltgrößten FPGA-Baustein erweitert. Der Virtex UltraScale+ VU19P verfügt mit insgesamt 35 Mrd. Transistoren und 9 Millionen System-Logikzellen über die bislang höchste Logikdichte und I/O-Zahl aller jemals gefertigten Einzelbausteine.

Firmen zum Thema

Xilinx UK

SECO S.p.A.

Der Virtex UltraScale+ Baustein soll die Realisierung der komplexesten Zukunftstechnologien ermöglichen. „Der VU19P ermöglicht den Entwicklern die Beschleunigung der Hardware-Validierung und den Beginn der Software-Integration bevor ihr ASIC oder SoC überhaupt verfügbar ist”, sagt Sumit Shah, Senior Director for Product Line Marketing and Management bei Xilinx.
(Bild: Xilinx)

Xilinx setzt die Messlatte im FPGA-High-End-Bereich weiter hinauf. Mit dem Virtex Ultrascale+ VU19P hat das Unternehmen den FPGA mit der bislang größten Logikdichte vorgestellt.

Der Baustein verfügt nach Angaben des Herstellers über insgesamt 35 Mrd. Transistoren und 9 Millionen System-Logikzellen. Der VU19P richtet sich primär an die Emulation und das Prototyping von ASICs und SoCs der fortschrittlichsten Zukunftstechnologien, sowie Test- und Messverfahren, Compute- und Netzwerklösungen im Luftfahrt- und Sicherheits-Bereich.

Bildergalerie

Vergleich zum Vorgänger: Der im 16-nm-Verfahren gefertigte VU19P verfügt mit 9 Millionen System-Logikzellen die 1,6-fache Logikkapazität im Vergleich zu seinem Vorgänger, dem 20-nm-FPGA VU440.

Transceiver-Bandbreite des VU19P (rechts) im Vergleich zum Vorgänger-Baustein VU440 (links).

Neue Maßstäbe zur Entwicklung komplexer SoCs und Prozessoren

Mit seinen 9 Millionen System-Logikzellen setzt der VU19P neue Standards für FPGAs. Er bietet bis zu 1,5 Terabit pro Sekunde an DDR4 Speicherbandbreite und bis 4,5 Terabit/s an Transceiver-Bandbreite, außerdem mehr als 2.000 User I/Os.

Der VU19P ermöglicht das Prototyping und die Emulation der komplexesten derzeit verfügbaren SoCs, sowie die Entwicklung emergenter komplexer Algorithmen für AI (Artificial Intelligence), ML (Machine Learning), Video Processing und Sensor-Fusion. VU19P ist um das 1,6-fache größer als sein Vorgänger,:der 20-nm Virtex UltraScale 440.

Der VU19P wird unterstützt und begleitet von einem extensiven Set an Debug- und Visibility-Tools und IP. Dies bietet den Anwendern eine umfassende Entwicklungsplattform zur schnellen Entwicklung und Validierung ihrer Anwendungen und Technologien der nächsten Generation.

Hardware- und Software-Kovalidierung erlaubt den Entwicklern die Konzeption von Software-Funktionen und die Implementierung von Kundenfunktionen bevor die physischen Komponenten vorliegen. Darüber hinaus lässt sich der Designfluss durch Einsatz der Xilinx Vivado Design Suite ko-optimieren. Das reduziert die Kosten und das Tape-out Risiko, und es verbessert die Effizienz und die Time-to-Market.

„Arm verwendet Xilinx-Bausteine als Bestandteil zur Validierung unserer Prozessor-IP und SoC-Technologie der nächsten Generation”, sagte Tran Nguyen, Director Design Services bei Arm. „Der neue VU19P ermöglicht uns und vielen anderen im Arm Ökosystem die Entwicklung und Validierung unserer ambitioniertesten Roadmap-Technologien zu beschleunigen.” Der FPGA soll voraussichtlich ab Herbst 2020 allgemein verfügbar sein.