Suchen

3D-NAND-Architektur mit 2D-Speicherzellen

| Redakteur: Michael Eckstein

Gestapelte Zellen ermöglichen laut Hersteller hohe Speicherdichten von bis zu 3,4 GBit pro Quadratmillimeter bei geringen Produktionskosten. Damit wären günstige 1-TBit-Chips in Reichweite.

Firma zum Thema

1-TBit-Chip ante portas: Macronix geht mit seinen SGVC-3D-NAND-Speicher günstige Chips mit hoher Kapazität in Aussicht.
1-TBit-Chip ante portas: Macronix geht mit seinen SGVC-3D-NAND-Speicher günstige Chips mit hoher Kapazität in Aussicht.
(Bild: gemeinfrei / CC0 )

Auf dem diesjährigen IEEE International Electron Devices Meeting (IEDM) in San Francisco hat Macronix International (MXIC) nach Angaben des Fachmediums eetimes Testergebnisse für seine neue 3D-NAND-Architektur „Single Gate Vertical Channel“, kurz SGVC, präsentiert. Die Architektur hatte der taiwanesische Speicherhersteller vor rund zwei Jahren das erste Mal gezeigt und im Juli 2017 patentieren lassen.

Die SGVC-Technologie unterscheidet sich von anderen 3D-NAND-Ansätzen für ultrahochdichten Speicher, mit denen Konkurrenten wie Intel/Micron oder Toshiba aufwarten. Viele basieren auf „Gate-All-Around“-Elementen (GAA). Diese sind in der Regel vertikal angeordnet. Die Gates umschließen dabei wie übereinander angeordnete Ringe den runden Leiter zwischen Quelle (Source) und Senke (Drain).

Laut Macronix ist die Produktion solcher GAA-Strukturen schwieriger zu beherrschen als seine Array-basierte SGVC-Technologie. Diese nutzt vertikal angeordnete, extrem flache Speicherzellen auf Basis von Dünnschichttransistoren mit einem planaren Gate. Bildlich sitzen die Transistoren seitlich am vertikal stehenden Leiter. Die Eigenschaften dieser Strukturen seien weniger abhängig von unregelmäßigen Abmessungen, als dies bei GAA-Komponenten der Fall sei.

Gut geeignet für lese intensive Aufgaben

Der nun getestete Chip besteht aus 16 gestapelten Ebenen. Damit erreicht er eine Speicherdichte von rund 1,6 GBit pro Quadratmillimeter in einer Ausführung mit Multi-Layer-Zellen. Mit Triple-Layer-Zellen steigt die Dichte nach Angaben von Macronix auf 2,4 GBit pro Quadratmillimeter. Betrachtet man ausschließlich den Bereich mit den Speicherzellen, spricht Macronix sogar von 3,4 GBit pro Quadratmillimeter.

Im Abnutzungstest hat dieser 3D-Chip laut Hersteller 120 Mio. Lesezyklen überstanden, ohne dass ein Refresh oder „Wear Leveling“ erforderlich gewesen sei. SSD-Controller setzen diese Technik der „Verschleiß-Nivellierung“ normalerweise ein, um die Lebensdauer des Speichers zu erhöhen. Die Idee dahinter ist, die Einträge aller Blöcke eines Solid-State-Speichers gleichmäßig zu verteilen und so eine gleichmäßige Abnutzung der Zellen zu gewährleisten. Damit würde sich der Speicher für leseintensive Applikationen eignen.

Ein SGVC-3D-NAND mit 48 Ebenen könnte eine Speicherdichte von 6 GBit/mm2 erreichen, gibt Macronix an. Damit ließen sich Einzelchips mit einer Kapazität von 1 TBit fertigen, was die Kosten auf unter vier US-Cent pro GByte senken würde. Zum Vergleich: Aktuell liegen die Kosten bei rund 12 bis 20 US-Cent pro GByte.

Laut Macronix nutzt sein SGVC-3D-NAND einen vereinfachten Feldprozess, der ohne Gate-Ersatz und komplexe Quellenanschlüsse auskommt. Daher sei die Fertigung ohne physikalische Limitierung skalierbar.

(ID:45052966)