Programmierbare Logik

20-nm-Chips von Xilinx erhöhen Logikdichte und ermöglichen Designs der ASIC-Klasse

| Redakteur: Holger Heller

UltraScale-PLD-Reihe von Xilinx: Kintex und Virtex FPGAs im 20-nm-Prozess von TSMC erhältlich
Bildergalerie: 10 Bilder
UltraScale-PLD-Reihe von Xilinx: Kintex und Virtex FPGAs im 20-nm-Prozess von TSMC erhältlich (Bild: VBM-Archiv)

Mit seinem 20-nm All Programmable UltraScale Portfolio und entsprechenden Entwicklungstools bietet Xilinx eine programmierbare Architektur, die vergleichbar zur ASIC-Klasse ist.

In Verbindung mit der Vivado Design-Suite und UltraFast Design-Methodik lassen sich die Kintex Mid-Range-, die Virtex Highend UltraScale- und die 3D-IC-Familien von Xilinx im 20SoC-Prozesses von TSMC für System-Differenzierungen und als überlegene Alternative zu ASICs und ASSPs einsetzen.

Die UltraScale-Bausteine ermöglichen laut Xilinx 1,5- bis 2-fache System-Performance und Integration und verbrauchen nur die Hälfte oder weniger an Leistung als gegenwärtig verfügbare Lösungen. Die Bausteine bieten Routing-Eigenschaften der nächsten Generation, ASIC-ähnliche Taktung und eine verbesserte Logikstruktur, um Engpässe in der Interconnect-Struktur zu beseitigen. Dabei unterstützen sie die konsistente Nutzung des Bausteins zu mehr als 90% ohne Leistungseinbußen.

Die Kintex UltraScale FPGAs bieten bis zu 1,16 Mio. Logikzellen, 5520 optimierte DSP-Slices, 76 Mbit BRAM, Backplane-fähige Transceiver mit 16,3 Gbit/s, PCIe Gen3 Hard-Blocks, integrierte 100-Gbit/s Ethernet MAC und 150-Gbit/s Interlaken IP-Cores, sowie DDR4-Speicherschnittstellen. Ursprünglich eingeführt als Teil der 28-nm Xilinx 7-Serie bilden die Kintex-Bausteine nun die neue Mid-Range-Kategorie.

Auch die neuen Virtex UltraScale-Bausteine setzen neue Standards hinsichtlich Performance, Systemintegration und Bandbreite für Einchip-Lösungen. Der größte Baustein der Familie umfasst 4,4 Mio. Logikzellen, 1456 User-I/Os, 48 x 16,3 Gbit/s Backplane-fähige Transceiver und 89 Mbit Block-RAM. Mit dem Äquivalent von 50 Mio. ASIC-Gates ist dies mehr als das Doppelte der vorherigen Marke des Bausteins Virtex-7 2000T der bisher industrieweit größten Kapazität. Die Virtex UltraScale Baustein-Serie bietet 28-Gbit/s Backplane-fähige und 33-Gbit/s Chip-to-Optics-Transceiver.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 42451226 / FPGA)