15.10.2009 | Autor / Redakteur: Andreas Lenkisch, Schroff / Holger Heller
Bei CompactPCI Plus hat sich die Übertragungsrate gegenüber dem alten parallelen Bus um den Faktor 300 erhöht. Anstatt der ca. 150 Netze sind es bei CompactPCI Plus über 360, davon 340 Highspeed-Netze. Mit der Highspeed-Datenübertragung und höheren Leistungsdichte auf der Backplane steigt allerdings die Bitfehlerrate.
Bei CompactPCI Plus wurde der parallele PCI-Bus durch das Highspeed-Interface PCI Express ersetzt. Zusätzlich wurden noch die ebenso auf Highspeed/Punkt-zu-Punkt-Verbindungen basierenden Schnittstellen SATA, USB und Ethernet hinzugefügt. Die Übertragungsrate erhöhte sich dabei gegenüber dem alten parallelen Bus um den Faktor 300. Anstatt der ca. 150 Netze sind es bei CompactPCI Plus über 360, davon 340 Highspeed-Netze. Wo liegen nun die Probleme, die die Bitfehlerrate (BER) erhöhen?
Mit steigender Takt- oder Datenfrequenz verringert sich die Wellenlänge des Datensignals entsprechend
v/f (v = Signalausbreitungsgeschwindigkeit im Medium, f = Frequenz)
Kommt die Länge von Leiterbahnelementen in die Größenordnung der Wellenlänge entstehen Wechselwirkungen, die zu Resonanzen und starken Signalverzerrungen führen können.
|
| Bild 1: 3-D-Modell eines Steckervia-Feldes |
War bei CompactPCI die gesamte Leiterplatte noch deutlich kleiner als die Wellenlänge des Signals, können jetzt schon wenige mm Leiterbahnlänge zwischen zwei Diskontinuitäten des Signalpfades eine große Rolle spielen, so wie auch die Länge eines Vias (Bild 1). An jedem Impedanzsprung wird Signalenergie reflektiert. Hier liegt das Problem relativ kurzer Leitungen, da die Reflexion nicht genügend gedämpft wird.
Es sind weniger die Verluste langer Leitungen, die die Bitfehlerrate am Empfänger erhöhen, sondern die Reflexionen. Verluste lassen sich durch Signalkonditionierung (Pre-Emphasis, Equalization) relativ gut kompensieren, Reflexionen hingegen nicht. Sie erhöhen das Rauschen und den Jitter und damit die BER.
CompactPCI Plus Backplanes haben doppelt so viele Signale und weniger Platz zwischen den Steckverbindern, wodurch sich eine hohe Leistungsdichte ergibt. Dadurch werden Signalleitungen zwangsweise sehr eng geführt und können zuviel Übersprechen verursachen. Übersprechen aber trägt wie Reflexionen zum Rauschen und Jitter bei. Das Geschick des Designers erfordert, den richtigen Kompromiss für die Leitungsdichte und die Zahl der Lagen zu finden und generell Impedanzdiskontinuitäten zur verringern.
Die 3-D-Modellierung der Leiterplattenelemente und Simulation des gesamten Übertragungskanals zur Bestimmung der Bitfehlerrate ist eine sehr hilfreiche Methode, Boards und Backplanes im ersten Entwurf mit einer ausreichend niedrigen Bitfehlerrate zu entwickeln (siehe Augendiagramm).
Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 316776)
