Stromaufnahme

Energieeffizientere Halbleiter durch Subthreshold

12.04.17 | Autor / Redakteur: Rich Collins / Sebastian Gerstl

Herausforderungen bei der Subthreshold-Technologie

Bild 2: Leistungsaufnahme in Abhängigkeit der Versorgungsspannung.
Bild 2: Leistungsaufnahme in Abhängigkeit der Versorgungsspannung. (Bild: Synopsys)

Die Subthreshold-Transistortechnologie gibt es schon seit vielen Jahrzehnten. Doch erst seit vergleichsweise kurzer Zeit finden Halbleiterhersteller auch eine nachhaltige Methodik, mit der sich Designs effizient herstellen und die meisten typischen Fallstricke dieser Technologie vermeiden lassen.

Eine der Herausforderungen ist beispielsweise die Abwägung, wie weit die Versorgungsspannung verringert werden kann, ehe der Leckstrom dominierender ist als der dynamische (Schalt-) Strom. Wie in Bild 2 gezeigt, sinkt die dynamische Leistung, wenn die Spannung verringert wird; ab einem bestimmten Punkt beginnt jedoch der Leckstrom zu steigen.

Das Ansteigen des Leckstroms führt zu einer höheren Gesamtleistung, wenn die Spannung unter diesen Punkt verringert wird. Hier gilt es, den optimalen Wert der Versorgungsspannung zu ermitteln, bei dem die Gesamtleistungsaufnahme minimiert wird und gleichzeitig die Vorteile des Subthreshold-Betriebs ausgeschöpft werden können.

Die Rauschempfindlichkeit beeinträchtigt mehr oder weniger jedes digitale Design; bei Subthreshold-Designs sind die Rauschabstände jedoch um mehrere Größenordnungen geringer. In typischen Superthreshold-Designs liegt der Rauschabstand in einem Bereich von mehreren Hundert mV; in einem Subthreshold-Design kann dieser Wert auf unter 100mV sinken und Probleme der Signalintegrität verursachen. Entwickler von Standard-Zellenbibliotheken müssen ein besonderes Augenmerk darauf richten, dass die Zellen verbesserte Rauschabstände aufweisen (NMH und NML in Bild 3).

Bild 3: Kalkulation des Rauschabstands in Standardzellen.
Bild 3: Kalkulation des Rauschabstands in Standardzellen. (Bild: Synopsys)

Auch Prozess- und Temperaturabweichungen sind bei Subthreshold-Designs kritischer, da sie erhebliche Probleme hinsichtlich des Herstellungsprozesses und der Performance verursachen können.

Da die Standard-Zellbibliotheken der meisten Foundries für einen Betrieb bei ~0,9V (+/- 20%) optimiert sind, sind ihre Transistormodelle im Subthreshold-Spannungsbereich ungenau. Simulationen und Prüfungen des Zeitverhaltens sind daher wesentlich sorgfältiger durchzuführen.

Viele Chiphersteller, die ihre Subthreshold-Designs kommerziell vermarkten wollen, verwenden keine Foundry-Bibliotheken mehr, sondern stellen eigene Standardzellen, Speicher und Analogschaltkreise her. Eine besondere Herausforderung sind dabei die Speicher; für die Speicherung von Zuständen und für größere Zellendesigns sind höhere Spannungen erforderlich.

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben
Hello, ULPBench results are generally freely available under the following URL:...  lesen
posted am 18.04.2017 um 08:37 von Sebastian Gerstl,Sebastian Gerstl

Hi Rich, do you have EEMark (TM) data according to the benchmark developed with EEMBC(R), the...  lesen
posted am 13.04.2017 um 13:44 von Unregistriert


Mitdiskutieren
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 44616985 / Mikrocontroller & Prozessoren)

Analog IC Suchtool