Fehlersuche in Digitalsystemen

Busübergreifende Fehlerdiagnose macht Logikabläufe auf mehreren Bussen gleichzeitig sichtbar

02.04.2008 | Autor: Dave Ireland*

Ein Fehler in einem Bus kann seinen Ursprung - und seine Auswirkungen - in mehreren Bussen im System haben. Integrierte Instrumente sind in der Lage, serielle, parallele und sogar analoge Ereignisse zeitkorreliert auf einen einzigen Logikanalysator auszugeben. Sie erleichtern die Ursachenforschung und decken Wechselwirkungen auf.

In den heute anzutreffenden Digitalsystemen - von der Videospielkonsole im Unterhaltungsbereich bis zu den komplexen Schaltelementen in einem Kommunikationsnetz - wird verstärkt auf serielle Bustechnologie gesetzt. Dementsprechend groß ist die Anzahl applikationsspezifischer serieller Busse. Serial ATA (Advanced Technology Attachment) wickelt die Kommunikation zwischen Chipsätzen und Laufwerken ab. HDMI (High Definition Multimedia Interface) steuert den Datenfluss von digitalen A/V-Quellen zu den Anzeigegeräten. PCI Express (PCIe), das ursprünglich zum Verbinden von Peripheriegeräten im PC-Bereich vorgesehen war, findet heute in einem breiten Spektrum von Applikationen Anwendung, für die es keine speziellen Schnittstellen gibt. Nicht selten bestehen in einem elektronischen System alle diese Busse nebeneinander, unter Umständen noch ergänzt durch mehrere parallele Busse.

Drei Konzepte für das Aufzeigen der Logikabläufe

• Der klassische Ansatz kombiniert einen standardspezifischen Protokollanalysator mit einem Logikanalysator (LA). Ersterer kümmert sich um die serielle Erfassung, während der LA parallele Busdaten aufzeichnet, die für das jeweilige Problem relevant sein können.

• Ein alternativer Ansatz besteht darin, einen LA zusammen mit einem Bus-Supportpaket zu verwenden, das eine externe Schnittstelle zur Umwandlung der seriellen Daten in die vom Logikanalysator verwendeten parallelen Daten beinhaltet.

• Eine dritte Methode wurde von Tektronix entwickelt: Die Logikanalysatoren der Serie TLA7000 können mit integrierten seriellen PCI-Express-Erfassungsmodulen ausgerüstet werden, die sich genau wie die parallelen Versionen direkt an das LA-Mainframe anschließen lassen. Serielle und parallele Erfassungsmodule können innerhalb eines Systems gemischt werden. Mit dieser seriellen Unterstützung ist die Serie in der Lage, parallele und serielle Daten ebenso wie Analogsignale von einem Oszilloskop zu erfassen und auf dem LA-Bildschirm zeitkorreliert darzustellen. Das vereinfacht die Fehlersuche in digitalen Systemen. Durch den Einsatz serieller und paralleler PCI- Express-Module können mit einem einzigen Logikanalysator busübergreifende Analysen durchgeführt werden.

Digitale Lösungen beginnen mit einer Diagnose der analogen Elemente

Ergänzendes zum Thema

 + Bei der Diagnose nicht auf einen Bus beschränken

Häufig ist es bei der Diagnose eines Systemfehlers nicht damit getan, Glitches zu ihrem Ursprung im gleichen Logikelement zurückzuverfolgen. Ein Fehler ...

Häufig ist es bei der Diagnose eines Systemfehlers nicht damit getan, Glitches zu ihrem Ursprung im gleichen Logikelement zurückzuverfolgen. Ein Fehler in einem Bus kann seinen Ursprung und seine Auswirkungen in mehreren Bussen im System haben. Deshalb ist die busübergreifende Analyse heute eine unentbehrliche Fehlersuchmethode.

Mit der Einführung integrierter Instrumente, die in der Lage sind, serielle, parallele und analoge Ereignisse zeitkorreliert auf einem einzigen Logikanalysator-Bildschirm darzustellen, verfügen Entwickler über ein Hilfsmittel bei der Fehlersuche. Die busübergreifende Analyse kann gleichzeitig auftretende Wechselwirkungen im gesamten System aufdecken und beschleunigt dadurch nicht nur die Fehlersuche, sondern auch die Identifizierung der zugrunde liegenden Ursachen.

Integrierter Debug-Port liefert gerätespezifische Echtzeitdaten

Bild 2 zeigt eine State Machine, die innerhalb eines seriellen PCI-Express-Empfängers realisiert sein könnte. Die vereinfachten Interaktionen symbolisieren eine normale Verbindungsprozedur und die schwarzen Pfeile markieren die zulässigen Statusübergänge.

Bild 3 zeigt ein Blockdiagramm, das die Prüfanordnung für die serielle PCI-Express-Verbindung und die zugehörigen State Machines auf Sender- und Empfängerseite zeigt. Angenommen, es handelt sich um eine Fehlersuchroutine, die den Ursprung verstümmelter Daten an der seriellen Verbindung ermitteln soll. Die Debug-Ports sind an ein paralleles Erfassungsmodul angeschlossen, die PCI-Express-Verbindung an ein serielles Modul.

Die Bildschirmdarstellung der LA-Erfassung zeigt das Bild 4. Der vom Debug-Port des Empfängers erfasste parallele Datenstrom wurde hinzugefügt. Der neue LA-Kurvenzug für die Busform hat die Hexadezimalwerte aus dem Diagramm der State Machine (unteres Signal) übernommen. Bei beiden Busform-Envelopes soll der Punkt betrachtet werden, an dem sie von der roten Cursorlinie gekreuzt werden. An dieser Stelle geht die Verbindung in den Overflow-Status (001). Hier stimmt etwas nicht: Die Routine ist direkt vom Idle- in den Overflow-Status gesprungen, was unmöglich ist, wenn die State Machine ihre Anweisungen ordnungsgemäß abarbeitet. Der graue Pfeil in Bild 2 weist auf diesen Fehler-Schritt hin.

Latenzzeit wird genau widergespiegelt

Gewünschte Funktionen werden synthetisiert

Falls das nicht die Fehlerursache ist, werden andere Signale an den Debug-Anschluss geleitet, um das Verhalten des Bauelements abzubilden. Nach Auswertung der Current-State-Daten, könnte der FPGA so programmiert werden, dass die Next-State-Daten an den Debug-Port ausgegeben werden. Das könnte Probleme aufzeigen, die im Current State nicht zu sehen sind, und natürlich gibt es noch viele weitere Zustände, die näher untersucht werden könnten.

Social Networks: