Chip-Design

Probleme und Lösungen beim variationsorientierten Entwurf

05.10.11 | Autor / Redakteur: Amit Gupta * / Gerd Kucera

Ingenieure haben ein Problem mit vielen Fassetten

Wenn man davon ausgeht, dass lokale und globale Prozessvariationen, Umgebungs- und Proximity-Variationen von Schaltung zu Schaltung unterschiedlich ausfallen können, lassen sich die Probleme grob in die Problemkategorien Prozess/Spannung/Temperatur (PVT), Monte-Carlo-Statistik, Monte-Carlo-Statistik mit hoher Standardabweichung (Sigma) sowie Proximity-Effekte aufgliedern. Die Ingenieure stehen also vor Problemen mit vielen Fassetten.

Bild 3: Die Probleme beim variantenorientierten Schaltkreisentwurf zeigen sich fassettenreich
Bild 3: Die Probleme beim variantenorientierten Schaltkreisentwurf zeigen sich fassettenreich

Der Entwurf mit PVT-Corners (Extremwerte von Parametern) ist aufgrund der immer größeren Zahl von Corners langsam, die aber erforderlich sind, um die Variationseffekte zu bezeichnen. Abzuschätzen, welche PVT-Corners ungünstigste Fälle sind, führt zu Ungenauigkeiten. Außerdem sind PVT-Corners nicht immer die tatsächlichen Worst-Case-Corners, was einen genaueren Blick auf Zufallsschwankungen wichtig macht.

Gründliche Monte-Carlo-Analyse ist im Allgemeinen so zeitraubend, dass sie nur unter hohen Kosten in den Entwicklungsprozess einbezogen werden kann. Wollte man die Monte-Carlo-Analyse beschleunigen, indem man weniger Stichproben nimmt, so würde die Genauigkeit leiden. Der Entwurf mit Proximity-Effekten erfordert Kompromisse zwischen kostspieligen Schaltbild- und Layout-Iterationen kontra Überauslegung und überhöhtem Platzbedarf.

Das Dilemma althergebrachter Methoden und Tools

Es gibt also zwar Methoden, um Variationsproblemen zu begegnen, aber in unserer Zeit häufiger Knotenmigration und immer ehrgeizigerer Projekt-Zeitpläne würden sie den Entwicklungszyklen inakzeptablen Zeitaufwand aufzwingen. Traditionelle Methoden lösen nun einmal nicht das Dilemma: Ausreichend schnelle Entwicklungsiterationen bei gleichzeitiger Verwendung eines treffsicheren Varitationsmodells, das Über- und Unterauslegung vermeidet.

Um diese Herausforderung zu bewältigen, benötigen die Entwickler schnelle und genaue Spezialtools für variationsorientiertes Analysieren und Entwerfen. Diese Tools sollten entsprechend der Entwurfskomplexität skalierbar sein und auch die vom Halbleiterwerk bereitgestellten Variationsmodelle vollständig nutzen können. Außerdem müssen diese Spezialtools gut in die IC-Kundenlösungen führender EDA-Toolanbieter integriert sein. Sie müssen nicht nur die Auswirkungen von Variationen analysieren können, sondern auch elektrische Gefahrenpunkte erkennen und Mittel zum Beheben von Spezifikationsmängeln bereitstellen.

Bild 4: Gefahren bei der nicht optimalen Auslegung eines Designs
Bild 4: Gefahren bei der nicht optimalen Auslegung eines Designs

Dazu sind Technologien und Techniken auf der Grundlage der beschriebenen Verfahren erforderlich, wie sie die Entwicklungsplattform „Variation Designer“ von Solido liefert. Zwei Techniken dieser Art sind „Optimal Sampling“ und „Design-Specific Corners“. Optimal Sampling umfasst effiziente Algorithmen zur Stichprobennahme, die mit viel weniger Iterationen als die traditionelle PVT-Corner- und Monte-Carlo-Analyse die gleiche Ergebnisgenauigkeit erzielen. Bei „Design-Specific Corners“ handelt es sich um eine reduzierte Anzahl repräsentativer Corners, die schnell zwecks genauer Erfassung von Variationsbeschränkungen einschließlich Umgebungs- und Zufallsschwankungen simuliert werden können.

Bis 50-fache Beschleunigung gegenüber naiven Ansätzen

Mit diesen Techniken wird der pro Iteration gewonnene Informationsumfang maximiert. Als Folge davon müssen keine Kompromisse mehr zwischen Genauigkeit und Ergebnisgeschwindigkeit eingegangen werden, wie es bei der traditionellen Variationsanalyse nötig ist. Dabei können die Entwicklungsteams einen potenziellen Verlust von 15 bis 50% in Leistungsverhalten, Stromaufnahme, Flächenbedarf und Produktionsausbeute zurückgewinnen und variationsorientierte Entwicklungsaufgaben sehr viel schneller ausführen. Und all dies ist ohne Störung ihrer bisherigen standardmäßigen Entwicklungsprozesse möglich.

Der Schlüssel zu schneller, genauer und skalierbarer PVT-Corner-Gewinnung ist das evolutorische „Design of Experiments“. Es modelliert die Antwortfläche (Response Surface Modelling) und erzielt damit eine 2- bis 50-fache Beschleunigung gegenüber naiven Ansätzen. Die Monte-Carlo-Analyse kann mittels Optimal Spread Sampling (Stichprobenerfassung mit optimaler Streuung) und Dichteschätzung eine 1,5- bis 10-fache Beschleunigung bewirken. Bei Problemen mit hoher Standardabweichung beschleunigen optimale Stichprobennahme-Techniken ohne Verlust an Genauigkeit den Vorgang um Größenordnungen. Bei Proximity-Problemen liegt die Lösung in adaptiven Stichproben verbunden mit Sensitivitätsanalyse. Indem man Schutzabstände nur dort platziert, wo sie wirklich benötigt werden, lässt sich der Flächenbedarf um bis zu 50% reduzieren und Überauslegung vermeiden. Und Unterauslegung lässt sich verhindern, wenn die Proximity-Variation schon frühzeitig im Entwicklungsprozess sichtbar gemacht wird.

Variation ist ein Thema, das bei großen EDA-Tool-Anbietern und Halbleiterwerken keineswegs auf taube Ohren stößt. Solidos Tool-Paket für variationsorientiertes Analysieren und Entwerfen wurde in alle führenden EDA-Tool-Prozesse und Simulationsumgebungen integriert, darunter Cadence Virtuoso und Spectre/APS-Simulatoren. Auch TSMC verwendet es als wichtigen Teil ihres Analog/Mixed-Signal Reference Flow 2.0 – einer kritischen Komponente ihrer 28-nm-Infrastruktur.

Im Fazit hängt die Wirtschaftlichkeit bei Halbleitern von hoher Produktionsausbeute, wettbewerbsfähigem Leistungsverhalten der Designs und schnellem Time-to-Market ab. Für die Entwickler ergibt sich daraus die Notwendigkeit, unter beträchtlichem Zeitdruck verschiedenartige Schwankungen (globale und lokale Prozessvariationen, Umgebungsvariationen usw.) zu bewältigen und Produktionsausbeute mit Leistungsverhalten unter einen Hut zu bringen (etwa Stromverbrauch, Geschwindigkeit, Flächenbedarf). Ein Entwicklungsprozess mit entwurfsspezifischen Corners ermöglicht effektives Bewältigen von Variationen, denn die Corners lassen sich schnell simulieren und stellen dabei die Leistungsschranken dar.

Solido ist in Europa vertreten durch Sipeda (Ian Yates ). //KU

* * Amit Gupta – Autorenname ... President & CEO, Solido Design Automation

Inhalt des Artikels:

zurück »1 »2

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)



Spamschutz 

Bitte geben Sie das Resultat dieser Rechenaufgabe (Addition) ein:
Kommentar abschicken

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 27110260)