Die Leiterplatte 2010 – das Finale

Referenzdesign für High-Speed-Baugruppen

07.10.2009 | Autor / Redakteur: Arnold Wiemers* / Claudia Mallok

Die CPU-Baugruppe meltemi, bekannt als Leiterplatte 2010. ist eine Applikationsplattform für die Hochgeschindigkeitsdatenübertragung
Die CPU-Baugruppe meltemi, bekannt als Leiterplatte 2010. ist eine Applikationsplattform für die Hochgeschindigkeitsdatenübertragung

Das Projekt „Die Leiterplatte 2010“ liefert Ergebnisse. Drei aktive Jahre sind vergangen seit der ersten spontanen Idee, mit der Konstruktion einer High-Speed-CPU-Baugruppe eine Referenz für stabile Hardware im Hinblick auf das High-Speed- und EMV-Verhalten zu schaffen. Das Ergebnis sind praxiserprobte Lösungsansätze für die Realisierung von High-Speed-Baugruppen.

Wir wissen, wie sehr sich unser Arbeitsalltag verändert hat. Ohne hochwertige und zuverlässige Elektronik geht nichts mehr. Moderne elektronische Baugruppen können nur noch mit Fachwissen, fertigungstechnischer Kompetenz und sensiblem Kommunikationsverhalten erfolgreich umgesetzt werden.

Das Projekt „Die Leiterplatte 2010“ hat deshalb unterschiedliche Aufgabenstellungen gleichrangig eingebunden. Das Handling der Constraints an einem CAD-System, die Verarbeitung dünner Laminate in hochlagigen Multilayern, die Produktion von Baugruppen mit all ihren kleinen Komplikationen und die Dokumentation der Ergebnisse für die Aus- und Weiterbildung gehören dazu. Die Ergebnisse sind richtungsweisend für die Disziplinen CAD-Design, Leiterplatten-Fertigung und Baugruppenproduktion.

Bild 1: Die Leiterplatte 2010 - das Original. Das High-Speed-CPU-Board „meltemi“ von Gerhard Eigelsreiter, Firma unitel
Bild 1: Die Leiterplatte 2010 - das Original. Das High-Speed-CPU-Board „meltemi“ von Gerhard Eigelsreiter, Firma unitel

Die originale Vorlage für die „Leiterplatte 2010“ ist das High-Speed-CPU-Board „meltemi“ der Firma unitel aus Graz, das Gerhard Eigelsreiter entwickelt hat. Die Anforderungen an diese Baugruppe sind hoch: bei einer zuverlässigen Datentransferrate von mehr als 4 GBit/s werden verbindliche Anforderungen an das EMV-Verhalten und die Signalintegrität gestellt.

Bild 7: Die kommentierten Schaltpläne zum Projekt „Die Leiterplatte 2010“.
Bild 7: Die kommentierten Schaltpläne zum Projekt „Die Leiterplatte 2010“.

Kern des CPU-Board ist ein FPGA. Bei der Signalführung müssen differenzielle Impedanzen beachtet werden. Um die Funktion der Baugruppe unter Last stabil zu halten, wurde besondere Sorgfalt auf die Stromversorgung gelegt. Auf die klassische Entkopplung über die übliche Phalanx an Kondensatoren wurde verzichtet.

Dafür ist der Lagenaufbau des Multilayers mit einem gestapelten Stromversorgungssystem ausgestattet, einem sogenannten Multi-Power-System (MPS), beschrieben im Kompendium „Die Leiterplatte 2010“ in Kapitel 4. Das MPS ist ergänzt um berechnete Kondensatorgruppen (nach der „Methode Dirks“), beschrieben im Kompendium „Die Leiterplatte 2010“ in Kapitel 13.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 321015 / Leiterplatten-Design)