30.11.11 | Redakteur: Holger Heller
Mit der Ankündigung der LatticeECP4-FPGA-Familie will Lattice Semiconductor neue Maßstäbe für den kosteneffizienten, stromsparenden FPGA-Markt der Mittelklasse setzen. Der Fokus liegt auf der Datenkommunikation. Was können die neuen Bausteine?
Die Bausteine bieten 6 Gb/s SERDES in Wirebond-Gehäusen, DSP-Blöcke und Kommunikations-Engines auf der Basis von Hard-IPs für kosten- und energieeffiziente Anwendungen in den Bereichen Wireless, Wireline Video und Rechnertechnik. Die ECP4-Reihe ist eine Weiterentwicklung der LatticeECP3-Familie, bietet mehr Leistungsfähigkeit und bewahrt dabei aber einen niedrigen Stromverbrauch und günstige Kosten.
Die ECP4-FPGAs eignen sich laut Lalit Merani, Senior Manager Strategic Marketing bei Lattice, für Mainstream-Plattformen in den Bereichen Remote Wireless Radio Heads, Mehrfach-Antennensysteme, Mobilfunk-Basisstationen, Ethernet-Konfigurationen, Switching, Routing, industrielle Netzwerktechnik, Video-Signalverarbeitung, Video-Übertragung und Datenverarbeitung in Datenzentren.
Merani dazu: "LatticeECP4-FPGAs enthalten bis zu 16 CEI-konforme 6-GB/s-SERDES-Kanäle mit integrierten PCS-Blöcken (Physical Coding Sub-Layer). Die Bausteine werden in kostengünstigen Wirebond-Gehäusen oder in Flip-Chip-Hochleistungsgehäusen ausgeliefert und geben dem Anwender damit die Möglichkeit, den Baustein in Chip-to-Chip- bzw. Long-Haul-Backplane-Anwendungen einzusetzen."
Die konfigurierbaren SERDES/PCS lassen sich für eine wirtschaftliche Zusammenstellung kompletter Subsysteme mit großer Bandbreite mit den robusten Datenkommunikations-Engines integrieren. Die Datenkommunikations-Engines bieten eine bis zu zehnmal höhere Betriebsleistung und ermöglichen Kostensenkungen gegenüber ähnlichen Implementationen in FPGA-Fabrics.
Die Produktpalette der ECP4-Datenkommunikations-Engines umfasst Lösungen für PCI Express 2.1, mehrere 10 Gb Ethernet MAC und Tri-Speed Ethernet MACs sowie Serial Rapid I/O (SRIO) 2.1. Die Kombination aus SERDES/PCS und Datenkommunikations-Engines eignet sich für komplexe Designs auf Basis serieller Protokolle mit verringertem Kostenaufwand, Strombedarf und Platzbedarf.
Die LatticeECP4-Familie enthält DSP-Blöcke mit 18 x 18 Multiplikatoren, ALUs mit großer Wortbreite, Addierer-Bäumen und Carry-Ketten für gute Kaskadierbarkeit. Durch eine Booster-Logik ist jeder DSP-Block gleichwertig mit vier ECP3-DSP-Blöcken, und ermöglicht damit eine bis zu viermal höhere Signalverarbeitungsgeschwindigkeit als bei den LatticeECP3-Bausteinen der vorherigen Generation.
Die flexiblen 18 x 18 Multiplikatoren lassen sich in 9 x 9 Blöcke aufspalten oder zu 36 x 36 kombinieren und ermöglichen damit eine Anpassung an die Anwendungsanforderungen des Kunden. Außerdem lassen sich bis zu 576 Multiplikatoren für den Aufbau von Filtern kaskadieren, und ermöglichen drahtlose Remote Radio Heads (RRH), MIMO-basierte HF-Antennenlösungen oder Video-Verarbeitungsanwendungen.
LatticeECP4-FPGAs sind bis zu 50% schneller als Bauteile der früheren Generation; sie enthalten 1066 Mb/s DDR 3-Speicherschnittstellen und 1,25 Gb/s LVDS in, die sich auch als serielle Gigabit Ethernet Schnittstellen bereitstellen lassen. Die ECP4-Familie bietet darüber hinaus 66% mehr Logik-Ressourcen und 42% mehr Embedded-Speicher, so dass Entwickler komplette System-on-Chip-LÖsungen mit den FPGAs aufbauen können.
Lattice liefert IP-Cores, Entwicklungsboards und Design-Software für eine schnelle Durchführung von Entwicklungsprojekten sowie eine kurze Time-to-Market. Die Palette der IP-Cores umfasst CPRI, OBSAI, Serial RapidIO, XAUI, SGMII/Gigabit Ethernet, PCI Express, SMPTE für serielle Connectivity, FIR-Filter, FFT, Reed-Solomon Encoder/Decoder, CORDIC, CIC, NCO for DSP-Funktionen und einer Reihe anderer für Speicher-Schnittstellen und Connectivity.
»1 »2 nächste Seite
Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 30629130)
