Tier Logic, ein in Privatbesitz befindlicher Fabless-Halbleiteranbieter, stellt auf der Basis seiner 3-D-Technologie seine TierFPGA- und TierASIC-Bausteine vor. Das Unternehmen will damit die Frage eines jeden Entwicklers beantworten: Soll ein FPGA zum Einsatz kommen, der sich ideal für schnelle und einfache Designänderungen eignet – aber in Sachen Kosten und Leistungsaufnahme sehr teuer ausfällt?

Oder ist ein ASIC besser geeignet, der Vorteile bei Kosten und Energieverbrauch mit sich bringt – aber ein höheres Design-Risiko und hohe Entwicklungskosten verursacht? Tier Logics 3-D-FPGA-Technologie, versucht die Vorteile dieser beiden Ansätze zu vereinen: Flexibilität beim Design und kostengünstige Herstellung.

„Wir trennen dabei die Anwender- und Konfigurationsschaltkreise in dreidimensionale Stacked Layer“, erklärte Paul Hollingworth, Vice President Marketing and Sales bei Tier Logic, „damit verringert sich der Konfigurationsaufwand der Basis-Layer, womit sich kleinere, dichtere, schnellere, Strom sparende und zuverlässige FPGAs entwickeln lassen.“

Ist das Design stabil, lässt sich die programmierbare Konfigurationsschaltkreisebene durch eine einfache metallische Ebene ersetzen, was einen ASIC ergibt. Im Gegensatz zu anderen ASIC-Konvertierungsmethoden bleibt das Timing zwischen FPGA und ASIC gleich, was eine risikolose und einfache Konvertierung gewährleistet.