Altera bietet mit dem zweiten lieferbaren Chip aus der Stratix-IV-GX-FPGA-Familie den EP4SGX530 an, der um 60% mehr Logikkomplexität als bisherige Transceiver-FPGAs bietet. Der Baustein verfügt über 530.000 Logikelemente, bis zu 48 Transceiver mit 8,5 GBit/s, 20,3 MBit RAM und 1040 Embedded-Multiplizierer. Die Stratix-IV-GX-Bausteine adressieren Applikationen in den Bereichen Kommunikation, Rundfunktechnik, Test, Medizintechnik oder Verteidigungstechnik.

Die Bausteine bieten bis zu vier IP-Cores für PCI Express Gen1 und Gen2 (x1, x4 und x8) und unterstützen Protokolle wie Serial RapidIO, 40G/100G Ethernet, XAUI, CPRI (einschließlich 6G CPRI), CEI-6G, GPON, SFI-5.1 sowie Interlaken.