Wireless-Design

Optimale drahtlose Kommunikation beim Design von IoT-Leiterplatten

| Autor / Redakteur: Krisztián Kovács* / Sebastian Gerstl

Der Wireless Gecko-SoC EFR32 von Silicon Labs ist darauf ausgelegt, hohe RF-Performance bei geringem Energirbedarf zu liefern. Mit einem optimierten Leiterplattendesign kann hierbei die bestmögliche Energieeffizienz herausgeholt werden.
Der Wireless Gecko-SoC EFR32 von Silicon Labs ist darauf ausgelegt, hohe RF-Performance bei geringem Energirbedarf zu liefern. Mit einem optimierten Leiterplattendesign kann hierbei die bestmögliche Energieeffizienz herausgeholt werden. (Bild: Silicon Labs)

Applikationen für das Internet der Dinge müssen platz- und energiesparend sein – und vorzugsweise kabellos vernetzt. Um höchste Effizienz zu erzielen, kommt es auch auf gutes Leiterplatten-Design an.

Innovative Technologien beschleunigen die Entwicklung und Aufnahme des Internets der Dinge (IoT, Internet of Things), nicht zuletzt die System-on-Chip- (SoC-) Designs, welche Mikrocontroller (MCUs) mit drahtloser Konnektivität vereinen. Moderne SoCs versetzen Entwickler in die Lage, hoch-performante Netzwerke zu liefern und neue Systementwicklungen schneller und zu geringeren Kosten als je zuvor auf den Markt zu bringen.

Produktentwickler müssen die Performance der drahtlosen Kommunikation auf ein Höchstmaß steigern – welches Protokoll sie auch verwenden –, indem sie sicherstellen, dass ihre Funkfrequenz- (RF- oder HF-) Schaltungen und ihre Leiterplatten-Layouts vollumfänglich optimiert sind.

Das ist keine einfache Aufgabe, weil die RF-Signale, die man senden oder empfangen möchte, möglicherweise nicht als einzige vorhanden sind: Schaltnetzteile oder der MCU-Taktgeber können etwa ebenfalls RF-Signale generieren. Ein schlechtes Design kann den Kommunikationsbereich des Bausteins beeinträchtigen oder eine Übertragung mit höherer Leistung zur Kompensation erforderlich machen.

In batteriebetriebenen Bausteinen hat die zweite Option den unerwünschten Effekt, dass die Batterielebensdauer verkürzt wird. Darüber hinaus kann die Übertragung bei höherer Leistung falsche Signale erzeugen, welche andere Bausteine stören oder mit Regulierungsanforderungen in Konflikt geraten können.

Aus diesem Grund müssen Produkthersteller einige der entscheidenden Voraussetzungen für eine gute drahtlose Kommunikation ebenso verstehen wie die Art und Weise, wie ihre Schaltungs-Layouts diese Voraussetzungen beeinflussen können. Dieser Beitrag wird einige Best-Practices näher betrachten, die Entwickler helfen werden, ihre Produkte mit einer optimalen RF-Performance auszustatten. Dabei werden wir uns durchgängig auf ein Leiterplattenlayout beziehen, das den Wireless Gecko-SoC EFR32 von Silicon Labs beherbergt.

Wie Sie den RF-Teil einer gedruckten Leiterplatte (PCB) layouten, kann größte Auswirkungen auf die RF-Performance des Bausteins haben. Dabei stehen vor allem Faktoren im Vordergrund:

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 44512738 / HF und Wireless)