Bewertung der Zuverlässigkeit des Z-FET-Bausteins für 1200 V

Bild 1: Diese Darstellung des Gate-Leckstroms über der elektrischen Feldstärke am Gate zeigt ein starkes Fowler-Nordheim-Tunneln und ein gleichförmiges Durchbruchverhalten bei 10 MV/cm

Aktuelle Weiterentwicklungen in der Gateoxid-Zuverlässigkeit von SiC-MOSFET haben die Voraussetzungen für die kommerzielle Einführung des 1200-V-Z-FET von Cree geschaffen. Der Beitrag beschreibt die wichtigsten Zuverlässigkeits-Resultate von Test-to-Failure-(TDDB) und Test-to-Pass-Prozeduren (HTGB und HTGS) der Familie. Diese zeigt im praktischen Einsatz niedrige Ausfallraten und einen stabilen Betrieb.

Qualität und Zuverlässigkeit des Gateoxids waren entscheidende Hindernisse für die Entwicklung kommerziell tauglicher MOSFETs (Metal-Oxide-Semiconductor Field Effect Transistors) auf der Basis von Siliziumkarbid (SiC). Durch Nitridations-Tempern und Optimierungen am MOSFET-Design gelang es, beide Probleme in den Griff zu bekommen und SiC-MOSFETs kommerziell einzuführen. Dies belegen nachfolgende Gateoxid-Zuverlässigkeitszahlen am Beispiel des SiC-MOSFETs Z-FET CMF20120D von Cree mit 1200 V und 80 mΩ.

Ausfallstatistiken und Selektionsprozedur

Erste Abschätzungen der Zuverlässigkeit einer SiC-MOS-Struktur wurden an MOS-Kondensatoren mit der Ramped-TDDB-Methode bei 175 °C durchgeführt. Das Ramped-TDDB-Verfahren ergibt ein Fowler-Nordheim-Tunneln mit einem Totalausfall bei einer Feldstärke von 10 MV/cm, da hier die Durchschlagsfestigkeit durchbrochen wird. Dies entspricht dem theoretischen Wert für SiO₂ und zeigt eine sehr gleichförmige Verteilung über die Wafer (Bild 1).

Bild 2: Die Resultate der Ramped-TDDB-Prüfung weisen für SiC-MOS-Kondensatoren ein einheitliches Durchbruchverhalten und einen MTTF-Wert von rund 1 Mrd. Jahre aus (Quantil=0)

Die Ausfallstatistiken ergeben einen Feldbeschleunigungsfaktor von 5,2 cm/MV, was einen MTTF-Wert (Mean Time To Failure) von rund einer Milliarde Jahren bedeutet (Bild 2). Auf der Grundlage dieser Daten wurde eine Selektionsprozedur entwickelt, um zu verhindern, dass Bauelemente im extrinsischen Ausfallmechanismus für den praktischen Einsatz freigegeben werden. Um die Gültigkeit der mit den MOS-Kondensatoren gewonnenen Ergebnisse zu bestätigen, ist die Ramped-TDDB-Methode bei 150 °C mit repräsentativen Z-FET-Wafern (1200 V/80 mΩ) wiederholt worden (Bild 3).

Bild 3: Die Ergebnisse der Ramped-TDDB-Prüfung für 1200-V-Z-FET-Bausteine sind mit jenen der MOS-Kondensatoren vergleichbar, bei einem MTTF-Wert von rund 0,4 Mrd. Jahren (Quantil=0)

Die extrapolierte Z-FET-Gatelebensdauer (MTTF: ca. 400 Millionen Jahre) beträgt ungefähr die Hälfte der Lebensdauer des MOS-Kondensators. Daraus ist zu entnehmen, dass die zusätzliche Verarbeitung, die strukturelle Komplexität und die Größe des Leistungs-MOSFET die intrinsische Gate-Zuverlässigkeit nicht unterminieren.

Gemäß dem JEDEC-Dokument JESD92 ist die CVS-TDDB-Methode (Constant-Voltage-Stress TDDB) nach wie vor das bevorzugte Verfahren zur Bestimmung der Gateoxid-Lebensdauer von MOS-Bauelementen. Zum Zweck dieser Messung wird ein 200 µm x 200 µm großer TDDB-MOSFET mit der gleichen Zellenstruktur wie der Z-FET hergestellt. In einem einzelnen Test werden 18 Bauelemente gleichzeitig mit hohen Feldstärken belastet, um den Durchbruch zu beschleunigen. Anschließend werden die Ausfallstatistiken ausgewertet, um die t63-Lebensdauer für die angelegte Gate-Vorspannung zu ermitteln (unter der t63-Lebensdauer versteht man die Zeitspanne, nach der 63% der Prüflinge ausgefallen sind).

Bild 4. Die CVS-TDDB-Werte der SiC-MOSFETs mit zellulärer Struktur ergeben eine Lebensdauer von rd. 10 Mrd. Jahren, die damit um zwei Größenordnungen über der von lateralen Si-MOSFETs liegt

Diese Prozedur wird anschließend zweimal wiederholt, um die t63-Lebensdauer für drei verschiedene Oxidfeldstärken zu ermitteln, bevor die Extrapolation zurück auf die Betriebsfeldstärke (Bild 4) erfolgt.

Nächste Seite: Eine hinreichende Gateoxid-Zuverlässigkeit