Dossiers
Mediathek
Forum
Whitepaper

OneSpin Solutions

SVA-Bibliothek vereinfacht die ASIC/FPGA-Eigenschaftenentwicklung

 

06.06.2008 | Redakteur: Gerd Kucera

 

Das auf formale Verifikationslösungen spezialisierte deutsche EDA-Unternehmen OneSpin Solutions GmbH hat die weltweit erste auf SystemVerilog-Assertions (SVA) anwendbare lückenlose Verifikationslösung entwickelt. Ein Technologie-Durchbruch beim ASIC/FPGA-Design.


Peter Feist, OneSpin: „Mit den aktuellen Erweiterungen bieten wir branchenweit die derzeit umfassendste SVA-basierte formale Verifikationslösung an.“
Peter Feist, OneSpin: „Mit den aktuellen Erweiterungen bieten wir branchenweit die derzeit umfassendste SVA-basierte formale Verifikationslösung an.“
Die Münchner EDA-Firma OneSpin Solutions ist auf formale Verifikationslösungen spezialisiert, die den Funktionsnachweis vereinfachen und beschleunigen und dabei die bestmögliche funktionale Qualität für ASICs und FPGAs sicherstellen. Regelmäßig machen CEO Peter Feist und sein Team durch richtungsweisende Weiterentwicklungen auf sich aufmerksam. Nun ist ihnen einmal mehr ein technologischer Durchbruch gelungen, und zwar für die standardisierte Eigenschaftssprache SVA.

Timing-Diagramme lassen sich in SVA-Eigenschaften umsetzen

Die neue Software von OneSpin beinhaltet eine SVA-Timing Diagram Assertion Library (kurz TIDAL), mit der es sehr einfach ermöglich ist, Timing-Diagramme in SVA-Eigenschaften umzusetzen. Timing-Diagramme werden häufig angewendet, um auf Modulebene Operationen und Verhalten zu spezifizieren. Benutzer des 360 Module Verifier (360 MV) von OneSpin können damit auch deren GapFreeVerification-Prozess mit SVA einsetzen und dadurch den Verifikationsaufwand bei gleichzeitiger Gewähr höchstmöglicher Qualität reduzieren.
„Unsere Kunden verlangten einen Verifikationsprozess, der die automatische Lückenauffindung für standardisierte SystemVerilog Assertions ermöglicht“, konstatiert Peter Feist, President und CEO von OneSpin, „durch die Kombination aus TIDAL-Bibliothek, 360 MV mit Unterstützung von SVA und dem GapFreeVerification-Prozess bieten wir nun die industrieweit einzige lückenlose SVA-basierte Verifikationslösung an. Sie verbessert Produktivität, Anwendbarkeit und Kapazität formaler Verifikationswerkzeuge und sichert die höchstmögliche Verifikationsqualität.“

GapFreeVerification und TIDAL werden Bestandteil von 360 MV

Ab Ende Juni sind die SVA-basierte GapFreeVerification und TIDAL ohne Zusatzkosten in der Version 5.0 von 360 MV integriert. Bisher unterstützte 360 MV vollautomatische RTL-Überprüfungen und die Verifikation von implementationsnahen SVA-Zusicherungen sowie in SVA geschriebenen funktionalen Anforderungen. Die aktuellen Innovationen machen 360 MV und den GapFreeVerification-Prozess zur derzeit umfassendsten formalen SVA-Verifikationslösung, „die den Verifikationsaufwand im Vergleich zu Testansätzen, die auf hohe Qualität abzielen, um bis zu 80 Prozent reduziert und ist auf Designs mit einer Größe von weit über 100.000 Zeilen RTL-Code anwendbar. 360 MV verfügt damit über die höchste Kapazität unter allen in der EDA-Industrie derzeit verfügbaren formalen Verifikationslösungen“ (Feist).

Automatisches Auffinden von Verifikationslücken

Die neue, auf SVA anwendbare Version des GapFreeVerification-Prozesses ist laut OneSpin der erste in sich geschlossene SVA-basierte Verifikationsprozess. Durch das patentierte, automatische Auffinden von Verifikationslücken mit Hilfe von 360 MV werden sowohl nicht verifizierte RTL-Funktionalität als auch Lücken oder Fehler in der Spezifikation aufgedeckt, sodass sich Verifikationsplanung und Eigenschaftenerstellung erheblich vereinfachen. Es werden außerdem keine Abdeckungsmodelle (Coverage) mehr benötigt, und es entfallen die Sammlung und die zeitaufwändige Analyse von Abdeckungsdaten, um die erreichte Verifikationsqualität zu bestimmen und zu verbessern. Mit dem automatischen Auffinden von Verifikationslücken durch 360 MV werden erstmals die Verifikationsplanung, die Ausführung der Verifikation und die Analyse der Verifikationsqualität in einem geschlossenen, hoch-automatisierten Prozess zusammengeführt, um gleichzeitig die Produktivität und Qualität der Verifikation signifikant zu erhöhen.

Die Qualität des Eigenschaftssatzes untersuchen und bestimmen

TIDAL unterstützt den intuitiven Operations-basierten Verifikationsansatz von 360 MV. Benutzer können Timing-Diagramme, die das erwartete Verhalten von Operationen auf Modulebene beschreiben, direkt in entsprechende SVA-Eigenschaften umsetzen. Anschließend können Benutzer durch die Verwendung der automatischen Lückenauffindung systematisch die Qualität des Eigenschaftssatzes untersuchen und verbessern. Die TIDAL-Sprachelemente, die im standardisierten SVA-Sprachumfang implementiert sind, erlauben es Anwendern, das gewohnte Konzept der Timing-Diagramme in der formalen Verifikation einzusetzen, wodurch der GapFreeVerification-Prozess sowohl für Neulinge als auch erfahrene Anwender der formalen Verifikation leicht erlernbar und einsetzbar ist.
Social Networks:
Themenverwandte Beiträge
Formale Assertion-Based-Verification: Neue 360-MV-Produktfamilie von OneSpin macht formale Assertion-Based-Verification breitem Anwenderkreis zugänglich
09.02.2009 - Entsprechend den Projektanforderungen und Erfahrungen der Verifikations-Ingenieure bietet die neue, gestaffelte OneSpin-360-MV-Produktfamilie freie Wahl an Ein- und Ausstiegsmöglichkeiten bei der formalen ABV (Assertion-Based Verification). Und die neue Diagnosetechnologie reduziert den Debugging-Aufwand für komplexe SystemVerilog-Assertions. weiter
OneSpin: In einem Durchlauf zum funktionalen Sign-off bei der IP/Modul-Verifikation
OneSpin: In einem Durchlauf zum funktionalen Sign-off bei der IP/Modul-Verifikation
28.01.2008 - Der EDA-Spezialist OneSpin Solutions hat die formale 360-Module-Verifier-Verifikationslösung um die Unterstützung für Standardsprachen-Zusicherungen erweitert. Die Verbindung zu bestehenden ABV-Ansätzen reduziert den erforderlichen Aufwand für eine lückenlose Verifikation. weiter
Formale Verifikation: OneSpin beschleunigt mit automatischer Fehleranalyse formale Assertion-basierte Verifikation
Formale Verifikation: OneSpin beschleunigt mit automatischer Fehleranalyse formale Assertion-basierte Verifikation
31.07.2009 - Bis um den Faktor 10 bescheunigt das automatische Werkzeug RootCauseAnalyzer von OneSpin die Fehleranalyse in Assertions und Designs. Der Entwickler hat damit ein Hilfsmittel, um die Ursache zu finden, warum eine Zusicherung bei der funktionalen Verifikation eines RTL-Designs fehlgeschlagen ist. weiter
Kommentare zu diesem Artikel
Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)
Spamschutz 

Bitte geben Sie das Resultat dieser Rechenaufgabe (Addition) ein:


Artikel Bewertung

Links und Downloads zu diesem Beitrag
Firma zum Artikel
Firmen in diesem Themenumfeld

MF Instruments GmbH

Albstadt, Deutschland

Unser Profilmodernste Messtechnik seit 30 Jahren Seit 30 Jahren bietet MF Instruments dem Anwender für die Lösung seiner Messaufgaben modernste ...

Sensortechnics GmbH

Puchheim, Deutschland

Sensortechnics’ Produktpalette umfasst Druck-, Füllstands-, Sauerstoff-, Durchfluss- und Kraftsensoren sowie berührungslose Luftblasen-, ...



Whitepaper und Webcasts zum Thema
Whitepaper
Abwärtswandler in der LED-Beleuchtung mit 4 A Ausgangsstrom
Der NCP3125 ist ein Abwärtswandler nach dem Prinzip der synchronen Pulsweitenmodulation. Mit dem Baustein lassen sich Ausgangsspannungen bis 0,8 V einstellen.
Whitepaper
Effektive OPC-Sicherheit für Steuerungssysteme
Aktuelle Cyber-Attacken, wie z. B. die des Stuxnet-Wurms, sind ein Alarmzeichen für die Automatisierungsbranche. Der Schutz der Steuerungssysteme ist unbedingt notwendig.
Whitepaper
Handbuch Embedded Systems Engineering
Das Handbuch von Prof. Dr. Christian Siemers zum Thema Embedded Systems Engineering.