MIPS I6500-F Core

CPU-IP für sicherheitskritische autonome Systeme

| Redakteur: Sebastian Gerstl

Die MIPS I6500-F ("FortifAI") CPU von Imagination Technologies vereint hohe Leistungsfähigkeit und funktionale Sicherheit, um intelligente, automatisierte Systeme zu stärken.
Die MIPS I6500-F ("FortifAI") CPU von Imagination Technologies vereint hohe Leistungsfähigkeit und funktionale Sicherheit, um intelligente, automatisierte Systeme zu stärken. (Bild: Imagination Technologies)

Imagination Technologie stellt eine hochskalierbare 64-Bit-MIPS-Multiprocessing-Lösung vor, die nach den Standards ISO 26262 und IEC 61508 streng geprüft und hinsichtlich funktionaler Sicherheit validiert wurde. Sie eignet sich für rechenintensive Aufgaben in kommenden sicherheitskritischen Systemen wie autonomen Fahrzeugen, dem industriellen IoT und der Robotik.

Funktionale Sicherheit (auch functional safety; FuSa) ist für alle Bereiche eines sicherheitskritischen Systems unerlässlich, und dazu zählt auch das CPU IP innerhalb des SoCs. Anwendungen wie autonome Fahrzeuge und industrielle Steuerungen in intelligenten Fabriken erfordern immer mehr Datenverarbeitungsleistung, die die Leistungsfähigkeit heutiger FuSa-kompatibler CPU IP Cores übersteigt. Kunden können die höhere Leistungsfähigkeit des I6500-F ("FortifAI") nutzen, um noch mehr Intelligenz effizienter zu ihren sicherheitskritischen Designs hinzuzufügen – einschließlich AI-Techniken wie CNNs (Convolutional Neural Network) und DNNs (Deep Neural Network).

Der I6500-F ist so konzipiert, dass er die Anforderungen nach ASIL B (D) erfüllt, damit anspruchsvolle Automotive-Anwendungen bis hin zu ASIL D abgedeckt sind. Das IP wurde als SEooC (Safety Element out of Context) entwickelt. Der Design-Sicherheits-Lebenszyklus des I6500F gleicht sich eng an den Sicherheits-Lebenszyklus des Bauelemente-Herstellers an und basiert auf der ISO 26262, 2011 (1. Auflage). Beste Praktiken für IP aus der 2. Auflage der ISO 26262 werden bereits berücksichtigt und stehen in der veröffentlichten DIS-Version zur Verfügung.

Der MIPS I6500-F baut auf der bewährten MIPS I6500 CPU auf, einer 64-Bit-, Multi-Thread-, Multi-Core-, Multi-Cluster-CPU, die von Embedded-Anwendungen bis hin zur Cloud skalierbar ist. Beide IP Cores können optimierte Konfigurationen von CPU Cores innerhalb eines Clusters (Heterogeneous Inside) und eine Vielzahl von CPU-Cluster-Konfigurationen sowie GPU- oder Beschleunigungs-Clustern auf einem Chip (Heterogeneous Outside) kohärent implementieren. Mit Funktionen wie simultanes Multi-Threading (SMT) und Hardware-Virtualisierung (VZ) bietet das IP zahlreiche Vorteile, darunter „Zero Context Switching“ für Anwendungen, die Echtzeit-Verhalten erfordern. Das IP ist zudem OmniShield-ready und bietet eine hervorragende Grundlage für Sicherheit-durch-Trennung.

Der QMS-basierte Entwicklungsprozess, der systematische Ausfälle adressiert, ist die Grundlage des MIPS I6500-F. Unterstützung für Laufzeit-LBIST und umfangreiche Redundanz für wichtige Register und Embedded-Speicher in den Cores ermöglicht das Erkennen vorübergehender und permanenter Fehler. Die Redundanz wird innerhalb des Kohärenz-Managers (CM3) und der IO-Kohärenz-Einheit (IOCU) erweitert, um den Schutz im gesamten MIPS I6500-F Multi-Core-Cluster zu vervollständigen.

Für den I6500-F steht ein umfassendes Sicherheitspaket zur Verfügung, einschließlich Sicherheitsfälle wie eine unabhängige FMEDA-Sicherheitsanalyse von ResilTech, um Kunden bei der Einhaltung der ISO-26262-Sicherheitsanforderungen zu unterstützen. Imagination bietet auch ein Safety-Consultancy-Support-Paket, um Kunden bei der Integration und Vorbereitung der Sicherheitsanalyse auf SoC-Ebene zu unterstützen, damit sie ISO-26262-Konformität erzielen können.

Der I6500-F steht ab sofort zur Lizenzierung zur Verfügung. Weitere Informationen finden Sie auf der Webseite des Herstellers: www.imgtec.com.

ARM-Prozessoren für KI, Automotive und Windows-10-Geräte

Cortex-A75 und -A55

ARM-Prozessoren für KI, Automotive und Windows-10-Geräte

29.05.17 - Der Chipentwickler ARM hat wie mit Einführung der DynamIQ-Architektur sein Prozessor-Design mehr auf die Bedürfnisse künstlicher Intelligenz aus. Dafür wurden in den Modellen Cortex-A55 und -A75 die Energieeffizienz verbessert und in den Steuer-Algorithmus Elemente neuronaler Netze eingefügt, die in selbstlernenden Maschinen zum Einsatz kommen. lesen

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 44741962 / Mikrocontroller & Prozessoren)