Stromaufnahme

Energieeffizientere Halbleiter durch Subthreshold

| Autor / Redakteur: Rich Collins / Sebastian Gerstl

Eine von mehreren marktreifen Lösungen nach Grundlage existierender Subthreshold-Technologie : PLSense PLS10 IC basierend auf dem Synopsys ARC Data Fusion Subsystem.
Eine von mehreren marktreifen Lösungen nach Grundlage existierender Subthreshold-Technologie : PLSense PLS10 IC basierend auf dem Synopsys ARC Data Fusion Subsystem. (Bild: Synopsys)

Werden Geräte im Subthreshold-Bereich betrieben, lässt sich die Betriebsdauer der Batterien um Monate oder Jahre verlängern. Doch worauf kommt es bei deren Umsetzung konkret an, und welche Subthreshold-Ansätze sind tatsächlich sinnvoll?

In allen Bereichen der Halbleiterindustrie steht die Senkung der Leistungsaufnahme im Fokus, besonders was batteriebetriebene Geräte in mobilen und IoT-Applikationen betrifft. Bei IoT-Endpoint-Geräten wie z.B. Wearables wird die „Laufzeit“ in Stunden oder Tagen gemessen.

Neuere Produkte sollen mehrere Wochen oder Monate ohne Wiederaufladen der Batterie laufen, und Energy Harvesting als Energiequelle wird sich auch kommerziell etablieren. Bei einigen Applikationen, z.B. in Smart Cities (Ampelanlagen, Smart-Meter, etc.) werden voraussichtlich jahrelange Batterielaufzeiten ohne Aufladen vorausgesetzt.

Seit vielen Jahren arbeiten Entwickler an Architekturen, IP und Implementierungslösungen, mit denen sich die Leistungsaufnahme in Schaltkreisen senken lässt. Bei neueren Entwicklungen versucht man sich an Technologien, die für den Betrieb der Schaltkreise selbst geringere Spannungen erfordern.

Ein Senken des Betriebsspannungspegels wirkt sich exponentiell auf die dynamische und die statische Leistung eines Schaltkreises aus. Arbeitet dieser in einem Spannungsbereich nahe des Schwellenwerts (Near-threshold) oder darunter (Subthreshold), beeinflusst dies die Leistungsaufnahme erheblich. Den Entwickler, der solche Bibliotheken und Schaltkreise entwickeln soll, stellt dieses Konzept jedoch vor etliche Herausforderungen. Viele Anbieter haben diese Herausforderungen gemeistert und bringen bereits ihre Near-/Subthreshold-Entwicklungen auf den Markt.

Von Superthreshold zu Subthreshold

Typische Betriebsbereiche eins CMOS-Transistors.
Typische Betriebsbereiche eins CMOS-Transistors. (Bild: Synopsys)

Digitale Designs basieren auf den Transistorzuständen “AN” oder “AUS”; bei AN also logischer Zustand „1“ und bei AUS „0“. Die Schwellenspannung (Threshold Voltage Vth) ist die Spannung, die nötig ist, um einen Transistor vom Zustand AUS in den Zustand AN zu schalten. In herkömmlichen Designs werden die Transistoren typischerweise oberhalb der Schwellenspannung, also im Superthreshold-Bereich, betrieben.

Wie in Bild 1 gezeigt wird, liegt die Versorgungsspannung im Subthreshold-Betrieb weit unter der Schwellenspannung der Transistoren. In diesem Bereich sind die Transistoren teils „AN“, doch niemals vollständig eingeschaltet. In der heutigen Prozesstechnik liegt dieser Bereich etwa zwischen 200 und 400mV.

Der Near-Threshold-Betriebsbereich ist der Bereich zwischen der Subthreshold- und der Schwellenspannung Vth des Transistors, also ~400-700mV..

Wird die Transistor-Versorgungsspannung in einem Design verringert, hat dies Auswirkungen auf die dynamische Leistung (Schalten der Transistoren) und die statische Leistung (Transistoren im Ruhemodus). Da sich die dynamische Leistung zum Quadrat der Betriebsspannung ändert (V2), führt ein Absenken dieser Spannung zu einer wesentlich geringeren dynamischen Leistungsaufnahme. Ebenso wird durch ein Verringern der Spannung die statische Leistungsaufnahme gesenkt, da diese sich linear zur Betriebsspannung (V) verhält.

Wenn Geräte im Subthreshold-Bereich betrieben werden, lässt sich die Betriebsdauer der Batterien um Monate oder Jahre verlängern. Ein IoT-Gerät mit einer 225 mAh CR2032-Knopfzelle läuft bei einer durchschnittlichen Leistungsaufnahme von 1mA beispielsweise ca. 9,4 Tage. Bei einer niedrigeren durchschnittlichen Leistungsaufnahme von 200 uA verlängert sich die Batteriebetriebsdauer auf 47 Tage. Besonders bei Produkten wie Wearables ist dies ein wichtiges Kriterium, da die Batterie seltener (wieder-) aufgeladen werden muss.

Herausforderungen bei der Subthreshold-Technologie

Bild 2: Leistungsaufnahme in Abhängigkeit der Versorgungsspannung.
Bild 2: Leistungsaufnahme in Abhängigkeit der Versorgungsspannung. (Bild: Synopsys)

Die Subthreshold-Transistortechnologie gibt es schon seit vielen Jahrzehnten. Doch erst seit vergleichsweise kurzer Zeit finden Halbleiterhersteller auch eine nachhaltige Methodik, mit der sich Designs effizient herstellen und die meisten typischen Fallstricke dieser Technologie vermeiden lassen.

Eine der Herausforderungen ist beispielsweise die Abwägung, wie weit die Versorgungsspannung verringert werden kann, ehe der Leckstrom dominierender ist als der dynamische (Schalt-) Strom. Wie in Bild 2 gezeigt, sinkt die dynamische Leistung, wenn die Spannung verringert wird; ab einem bestimmten Punkt beginnt jedoch der Leckstrom zu steigen.

Das Ansteigen des Leckstroms führt zu einer höheren Gesamtleistung, wenn die Spannung unter diesen Punkt verringert wird. Hier gilt es, den optimalen Wert der Versorgungsspannung zu ermitteln, bei dem die Gesamtleistungsaufnahme minimiert wird und gleichzeitig die Vorteile des Subthreshold-Betriebs ausgeschöpft werden können.

Die Rauschempfindlichkeit beeinträchtigt mehr oder weniger jedes digitale Design; bei Subthreshold-Designs sind die Rauschabstände jedoch um mehrere Größenordnungen geringer. In typischen Superthreshold-Designs liegt der Rauschabstand in einem Bereich von mehreren Hundert mV; in einem Subthreshold-Design kann dieser Wert auf unter 100mV sinken und Probleme der Signalintegrität verursachen. Entwickler von Standard-Zellenbibliotheken müssen ein besonderes Augenmerk darauf richten, dass die Zellen verbesserte Rauschabstände aufweisen (NMH und NML in Bild 3).

Bild 3: Kalkulation des Rauschabstands in Standardzellen.
Bild 3: Kalkulation des Rauschabstands in Standardzellen. (Bild: Synopsys)

Auch Prozess- und Temperaturabweichungen sind bei Subthreshold-Designs kritischer, da sie erhebliche Probleme hinsichtlich des Herstellungsprozesses und der Performance verursachen können.

Da die Standard-Zellbibliotheken der meisten Foundries für einen Betrieb bei ~0,9V (+/- 20%) optimiert sind, sind ihre Transistormodelle im Subthreshold-Spannungsbereich ungenau. Simulationen und Prüfungen des Zeitverhaltens sind daher wesentlich sorgfältiger durchzuführen.

Viele Chiphersteller, die ihre Subthreshold-Designs kommerziell vermarkten wollen, verwenden keine Foundry-Bibliotheken mehr, sondern stellen eigene Standardzellen, Speicher und Analogschaltkreise her. Eine besondere Herausforderung sind dabei die Speicher; für die Speicherung von Zuständen und für größere Zellendesigns sind höhere Spannungen erforderlich.

Kommerziell nutzbare Subthreshold-Designs

Bild 4: Subthreshold-Transfereigenschaften – Vergleich.
Bild 4: Subthreshold-Transfereigenschaften – Vergleich. (Bild: Synopsys)

Einige Chiphersteller bringen nun kommerziell nutzbare Near-/Subthreshold-Designs auf den Markt. Die meisten dieser Hersteller fokussieren sich auf batteriebetriebene Applikationen, z.B. im IoT-Umfeld.

Synopsys und PLSense (Süd-Jokneam, Israel) haben gemeinsam eine Lösung entwickelt, die erhebliche Leistungseinsparungen ermöglicht - durch den Einsatz der Subthreshold-Bibliotheken und Designtechniken von PLSense zusammen mit den leistungseffizienten ARC-Prozessoren und Subsystemen von Synopsys.

Der PLS10 IC arbeitet in einem Bereich von 0,45V bis 1,1V und ist direkt mit einer externen Batterie verbunden. Ein Algorithmus zur adaptiven dynamischen Spannungsregelung (ADVC) gewährleistet die korrekte Spannungseinstellung je vorgegebener Taktfrequenz.

Bild 5: Rauschabstand für verschiedene Process Corners – Vergleich.
Bild 5: Rauschabstand für verschiedene Process Corners – Vergleich. (Bild: Synopsys)

Mit einer eigenen Standard-Zellbibliothek gelang es PLSense, die Spannungsabweichung zwischen den Process Corners “fast NMOS / slow PMOS” (FS) und “slow NMOS / fast PMOS” (SF) (Bild 4) zu verringern. Gleichzeitig ließen sich gegenüber Foundry-Standardbibliotheken auch die Rauschabstände über diese Corner verbessern (Bild 5)

In Vergleichen, die mit Benchmarks wie EEMBC CoreMark durchgeführt wurden, konnte PLSense eine um den Faktor 9 optimierte Leistungsaufnahme (gemessen in A/MHz) gegenüber Low-Power-ICs des Wettbewerbs, darunter auch andere Near-/Subthreshold-MCU-Designs, nachweisen.

Fazit

Bild 6: Leistungsaufnahme bei Konkurrenzprodukten – Vergleich.
Bild 6: Leistungsaufnahme bei Konkurrenzprodukten – Vergleich. (Bild: Synopsys)

Mit der Vielzahl batteriebetriebener IoT-Produkte steigt der Bedarf an Ultra-Low-Power-ICs, und der Fokus richtet sich verstärkt auf energiesparendere Power-Architekturen, IP und Implementierungsmethoden, um die Laufzeiten von Batterien zu verlängern. Immer mehr Chiphersteller bringen nun kommerzielle Near- und Subthreshold-Entwicklungen auf den Markt.

Durch den Betrieb im Near- oder Subthreshold-Spannungsbereich lässt sich die Leistungsaufnahme erheblich verringern. Entwickler solcher Bibliotheken und Schaltkreise stehen jedoch vor etlichen Herausforderungen. Die Entwicklung von kommerziell nutzbaren Geräten erfordert eine umfassende Umstellung der bisherigen Designstrategien und -techniken, doch verzeichnen einige Vorreiter bereits Erfolge. Dies verheißt Gutes für die IoT-Geräte der nächsten Generation.

* Rich Collins ist Product Marketing Manager bei Synopsys.

Kommentar zu diesem Artikel abgeben
Hello, ULPBench results are generally freely available under the following URL:...  lesen
posted am 18.04.2017 um 08:37 von Sebastian Gerstl,Sebastian Gerstl

Hi Rich, do you have EEMark (TM) data according to the benchmark developed with EEMBC(R), the...  lesen
posted am 13.04.2017 um 13:44 von Unregistriert


Mitdiskutieren

 

Copyright © 2017 - Vogel Business Media