Hardware-Emulation

Mentor Graphics erweitert Anwendungen und OS der Veloce-Plattform

02.03.16 | Redakteur: Sebastian Gerstl

(Bild: Mentor Graphics)

Mentor Graphics verspricht eine neue Ära der Hardware-Emulation. Das Unternehmen erweitert seine Veloce-Emulationsplattform um drei neue Apps und ein verbessertes Betriebssystem, um Verifikation, Kompilieren und Debugging neuer Hardwareentwicklungen weiter zu beschleunigen.

Die Veloce-Apps – Veloce Deterministic ICE, Veloce DFT und Veloce FastPath – überwinden die zentralen Herausforderungen bei der System-Level-Verifikation von komplexen SoC- und Systemdesigns. Sie laufen auf dem aktualisierten Veloce-OS3-Betriebssystem, das sowohl die Kompilierungszyklen des Designs als auch die Flows auf Gatterebene und die Zeit, die zum Überprüfen der Ergebnisse erforderlich ist (Time to Visibility), erheblich beschleunigt. Die Kombination aus Veloce-Apps und Veloce OS3 bietet mehr Ingenieuren mehr Fähigkeiten und zwar viel schneller, als dies mit hardwaregestützten Strategien möglich wäre.

Jede der neuen Veloce-Apps deckt ein spezielles Verifikationsproblem ab: Veloce Deterministic ICE schafft bei einem ICE, in dem der zu entwickelnde Halbleiter noch mit dem Emulator verbunden ist, ein virtuelles, 100% sichtbares Modell. Dies kann im weiteren Verlauf zum Debugging verwendet werden, ohne dass dabei das IC weiter mit dem Emulator verbunden bleiben muss. Dies fördert die Transparenz und Wiederholbarkeit beim Debuggen, bietet schnellen Zugriff auf andere virtuelle Nutzermodelle und macht zudem eine HW/SW-Verifikation sowie eine Power-Analyse mit anschließender Optimierung möglich.

Veloce DFT beschleunigt die Design-for-Test- (DFT) Verifikation vor dem Tape-Out. Die App verringert somit das Risiko katastrophaler Fehler und reduziert die Laufzeiten bei der Verifikation von Designs nach dem Einsetzen des DFT deutlich. BEi manchen Designs, etwa Graphic-ICs, soll sich hierdurch der zeitliche Aufwand der DFT-Verifikation sogar bis zu einem Faktor von 4000 reduzieren lassen. Veloce FastPath schließlich optimiert durch eine schnellere Modellausführungsgeschwindigkeit die Emulationsleistung bei der Verifizierung von großen mehrfach getakteten SoC-Designs.

Die aktualisierte Betriebssystemversion Veloce-OS3 zeichnet sich gegenüber dem Vorgänger in erster Linie durch höhere Effizienz und schneller Verarbeitung aus. Ein schnellerer „Plug and Play“-Flow auf Gatterebene akzeptiert flache oder hierarchische Designs. Dieser Flow reduziert die für die Kompilierung erforderliche Speicherkapazität und verbessert dadurch die Performance und erleichtert das Laden und Verifizieren von Designs auf Gatterebene. Auch die „Time-to-Visibility“ - vom ersten Testlauf, über Laufzeit und Debug-Zyklen bis zur sichtbaren Waveform - soll dank Hard- und Softwareverbesserungen nun doppelt so schnell sein.

„Die Kombination aus diesen Verbesserungen machen Veloce zur vollständigsten Plattform, um Risiken bei SoC-Kunden zu verringern“, verspricht Jean-Marie Brunet, Marketing Director in der Emulation Division von Mentor Graphics.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Kommentar abschicken

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 43906891 / Tools & Softwarekomponenten)

Info-Dienste für Elektronik-Professionals

Immer aktuell informiert: der EP Tagesspiegel mit aktuellen Branchen-Nachrichten der letzten 24 Stunden oder die wöchentlichen themenspezifischen Newsletter "Fachwissen für Elektronikprofis"  von elektronikpraxis.de. Jetzt kostenlos abonnieren!