Hardware-Entwicklung

Ein Plädoyer für die Verwendung von VHDL-2008

| Autor / Redakteur: Prof. Dr. Jürgen Reichardt * / Sebastian Gerstl

Der Autor: Prof. Dr. Jürgen Reichardt ist Dozent für IT, Schwerpunkte Digitaler Systementwurf, HW-SW-Codesign und FPGA-basierter SoC-Entwurf, an der HAW Hamburg.
Der Autor: Prof. Dr. Jürgen Reichardt ist Dozent für IT, Schwerpunkte Digitaler Systementwurf, HW-SW-Codesign und FPGA-basierter SoC-Entwurf, an der HAW Hamburg. (Bild: Prof. Dr. Jürgen Reichhardt)

Viele Entwickler setzen – teils aufgrund veralteter Tools, teils aus reiner Gewohnheit – noch auf den früheren VHDL-2002-Standard. Dabei hält VHDL-2008 zahlreiche Erleichterungen und Verbesserungen bereit.

Die Beschreibung mit Hardwarebeschreibungssprachen (HDLs) der dritten Generation, wie beispielsweise System-C oder System-Verilog stößt bei den Designern digitaler Systeme auf zunehmendes Interesse. Das gilt insbesondere für sehr komplexe Systeme mit hohem Verifikationsaufwand.

Dabei darf jedoch nicht verkannt werden, dass die etablierten Hardwarebeschreibungssprachen wie VHDL und Verilog gerade für den Entwurf kleiner und mittelgroßer Systeme auch in Zukunft noch sehr gefragt sein werden. Dies liegt neben dem hohen Verbreitungsgrad dieser Sprachen auch an der Tatsache, dass es dafür sehr gut etablierte Simulations- und Synthesewerkzeuge gibt, deren Lizenzen auch von kleinen und mittelständischen Unternehmen kostengünstig erworben werden können. Vor diesem Hintergrund mag es ein wenig verwundern, dass sich die durch den Standard VHDL-2008 definierten Spracherweiterungen in der Vergangenheit noch recht wenig durchgesetzt haben.

Wesentliches Ziel der schon Anfang 2009 als Standard IEEE1076-2008 definierten Überarbeitung von VHDL war es, die Wortfülle zu reduzieren, die einen VHDL-Code im Vergleich zu einem Verilog-Code kennzeichnet [2]. Außerdem wurden neue Operatoren und Datentypen eingeführt, die den digitalen Schaltungsentwurf vereinfachen. Diese Neuerungen wurden recht schnell in den Simulationswerkzeugen implementiert und werden nun zunehmend auch von den Synthesewerkzeugen unterstützt. Daher erscheint es längst überfällig, die bisherige Zurückhaltung bei der Verwendung der Sprachvereinfachungen aufzugeben und die neuen Möglichkeiten des VHDL-2008 Standards in die firmeninternen Kodierungsrichtlinien zu integrieren.

Die nachfolgende Übersicht stellt nur einige der wichtigsten Neuerungen und Vereinfachungen dem älteren Sprachstandard VHDL-2002 an Hand einfacher Beispiele gegenüber. Ein weitergehender Vergleich findet sich in [1] beziehungsweise. in der Definition des neuen VHDL-Standards [3]. In einem Plädoyer zur Verwendung von VHDL-2008 darf allerdings nicht nur auf die vereinfachte VHDL-Syntax und -Semantik eingegangen werden, sondern es muss vielmehr auch vorgestellt werden, in welchem Umfang diese durch Simulations- und Synthesewerkzeuge unterstützt wird.

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 44573395 / FPGA)