Home
Reverse Engineering beim Baugruppentest
Fehlende Boardinformationen wieder zurück gewinnen
29.04.2009 | Autor: Bernd Hauptmann*
Den Schaltplan zurückgewinnen
Soll nur das UUT getestet werden, müssen nur auf einer Seite die Zielkoordinaten eingelernt werden. Das geschieht unter der Voraussetzung, dass alle Knoten von einer Seite zu erreichen sind. Soll hingegen der Schaltplan zurückgewonnen werden, müssen alle XY-Koordinaten von TPs, Vias, Pads und Pins auf beiden Seiten des UUT erfasst werden. Anschließend müssen die GND TP manuell für das Testprogramm deklariert werden.Jetzt kann der Netlist-Learning-Prozess am Flying Prober gestartet werden, um einen eindeutigen Netznamen für jeden Zielpunkt zuzuordnen und einen einzigen TP für jeden elektrischen Knoten festzulegen. Während des Netlist Learning führt der Tester folgende Operationen durch: Autodebug und anschließend die FNODE-Algorithmen an jeden einzelnen eingelernten Zielpunkt. Danach werden verschiedene Gruppen gebildet, welche die identische Signatur haben.
Anschließend werden einzelne Durchgangstests für jedes Zielpaar innerhalb der Gruppe gemacht, um sicher zu stellen, dass sie zum gleichen Netz gehören oder nicht. Nach dem Netlist-Learning-Prozess haben alle Ziele im selben Netz den gleichen Netznamen und ein TP pro Netz wird für die nächste Testoperation festgelegt.
Ergänzendes zum Thema
+ Reverse Engineering mit dem Flying Prober
Die Informationen für die Komponenten ermitteln
Nun kann mit den netzorientierten Testmethoden wie FNODE und PWMON begonnen werden, da die XY-Koordinaten für alle Zielkoordinaten und die Netzliste des Prüflings vorliegen. Es fehlen noch die Komponenteninformationen. Mit dem FNODE-Autodebug wird die analoge Signatur an allen TPs (einen für jedes Netz) mit der FNODE-Methode erlernt. Anschließend werden mit dem FNODE-Run-Verfahren mögliche Kurzschlüsse und analoge Fehler am Prüfling detektiert.Jetzt kann zum digitalen Teil des Tests übergegangen werden. Nachdem am Prüfling die GND- und VCC-Eingänge identifiziert sind, kann ein Kabel mit den Versorgungs-Spannungen angeschlossen und die PWMON-Algorithmen gestartet werden, um mögliche digitale Fehler an den ICs zu detektieren.
Stückliste und Schaltplan rekonstruieren
Falls nur nach Reverse Engineering for Test getestet werden sollte, wäre der Test hier abgeschlossen. Oft wird noch eine Stückliste und der Schaltplan benötigt. Dazu werden manuell die Komponenten in das Testprogramm eingegeben. Ist die Stückliste einmal eingegeben, kann der Tester die CAD-Daten in ein EDIF-200-Format exportieren, woraus von einer speziellen Software die Schaltpläne generiert und ausgedruckt werden können.
*Bernd Hauptmann ist Geschäftsführer bei Seica Deutschland in Benediktbeuern.
Social Networks:
Themenverwandte Beiträge
Flying-Probe-Test: Die richtige Architektur und Konfiguration eines Flying Probers auswählen
21.10.2008 - In den letzten Jahren haben sich die Flying Probe ATE stark verändert und sie bieten dem Anwender ein großes Leistungsspektrum. Daraus eine geeignete Architektur und Konfiguration zu wählen, führt oft zu Problemen. Unser Beitrag zeigt Ihnen wichtige Schritte und Beispiele für eine Auswahl.
weiter
Qualitätskontrolle mit dem Flying Probe: Flying-Probe-Test löst visuelle Prüfung ab
Qualitätskontrolle mit dem Flying Probe: Flying-Probe-Test löst visuelle Prüfung ab
09.05.2008 - Bisher kam der EMS-Anbieter elkotec GmbH in Berlin ohne elektrischen Text aus. Da die visuelle Prüfung bei komplexen Baugruppen mit mehr als 550 Komponenten auf einer 4-fach-Europakarte nahezu unmöglich ist, wurde ein geeignetes Testsystem gesucht. Die Wahl fiel auf den Flying-Probe-Tester 4040 von SPEA. Das System kann in puncto Testzeit nicht nur mit dem klassischen Baugruppentest mithalten, wie ein Vergleich ergab, sondern ist auch für künftige Anforderungen wie Boundary Scan gerüstet.
weiter
ASTER und ITOCHU: Analyse-Tool zur Testabdeckung der Flying-Probe-Tester TAKAYA
ASTER und ITOCHU: Analyse-Tool zur Testabdeckung der Flying-Probe-Tester TAKAYA
23.10.2009 - Die französische ASTER Technologies, Spezialist für Testcoverage Analysetools sowie Tools für die Prüfbarkeit auf Leiterplattenebene, und der japanische Experte für Flying-Probe-Tester ITOCHU, haben eine strategische Partnerschaft bekanntgegeben. ITOCHU wird seinen Flying Prober TAKAYA mit dem TPQR-Tool für die Analyse der Testabdeckung von Baugruppen von ASTER ausrüsten. weiter
Kommentare zu diesem Artikel
Lizenzierung urheberrechtlich geschützter Artikel
Nutzen Sie diesen Artikel ID 289589 oder andere Fachinformationen für Ihr Marketing. Wir bieten Ihnen die Nutzungsrechte für Ihre Website, Ihren Newsletter oder Ihre Kundenzeitschrift. Für alle Fragen wenden sie sich bitte an Frau Maurer unter Tel. 0931 / 418-2888 oder unseren Content-Dienstleister www.mycontentfactory.de .
Artikel versenden
Druckversion
Artikel als PDF
Artikel Bewertung
Micro-Epsilon Messtechnik GmbH & Co. KG
Ortenburg, Deutschland
Langer EMV-Technik GmbH
Bannewitz, Deutschland
Auf- und Abwärtswandler mit Batterie für LED-Beleuchtungen
Der LED-Treiber bietet eine Ausgansspannung von 15 bis 22 VDC als Aufwärts- und Abwärtswandler. Der für LED-Beleuchtungen entwickelte Baustein wird mit Batterien betrieben.
Der LED-Treiber bietet eine Ausgansspannung von 15 bis 22 VDC als Aufwärts- und Abwärtswandler. Der für LED-Beleuchtungen entwickelte Baustein wird mit Batterien betrieben.
Heute schon gescannt?
IEEE1149.1 war 1990 in jeder Hinsicht ein Novum, denn es war der erste Schritt zum standardisierten Testen auf Board-Level überhaupt.
IEEE1149.1 war 1990 in jeder Hinsicht ein Novum, denn es war der erste Schritt zum standardisierten Testen auf Board-Level überhaupt.
Kombination von Boundary Scan und JTAG-Emulation
Dieses Whitepaper informiert über die Herausforderungen des zukünftigen Testens und informiert über die Vorteile der Fusion von Boundary Scan und Emulation Test.
Dieses Whitepaper informiert über die Herausforderungen des zukünftigen Testens und informiert über die Vorteile der Fusion von Boundary Scan und Emulation Test.
„Power 2 You“ – Ein Leitfaden zum On-Board-Power-Management
Hochintegrierte Chips auf Leiterplatten benötigen individuelle Onboard-Stromversorgungen. Das Whitepaper erklärt, wie sich Power-Management-Lösungen auf der Leiterplatte implementieren lassen.
Hochintegrierte Chips auf Leiterplatten benötigen individuelle Onboard-Stromversorgungen. Das Whitepaper erklärt, wie sich Power-Management-Lösungen auf der Leiterplatte implementieren lassen.
Meine ELEKTRONIKPRAXIS
Benutzer
Passwort
Passwort
Copyright © 2012 Vogel Business Media
(nicht registrierter User)