19.01.2012 | Redakteur: Claudia Mallok
 | |
|
In ihrer Funktion als mechanischer Träger und elektrisches Verbindungselement für die Bauteile ist und bleibt die Leiterplatte ein unabdingbarer Bestandteil elektronischer Systeme. Damit die Baugruppe zuverlässig funktioniert müssen Leiterplatten-/CAD-Design, die Fertigung der Leiterplatte und die Fertigung der Baugruppe zusammenspielen
In 24 Kapiteln erläutert ein 3-köpfiges Expertenteam die wichtigsten und aktuellsten Aspekte bei der Entwicklung elektronischer Baugruppen. Die Beitragsreihe gibt Entwicklern und Konstrukteuren von elektronischen Baugruppen die notwendigen und fachlich kompetenten Hintergrundinformationen, die aus heutiger Sicht für die zuverlässige Konstruktion von Baugruppen erforderlich sind.
Die Beitragsreihe CAD-Design, Leiterplatten- und Baugruppenfertigung
20.10.10 -Das Basismaterial ist die Grundlage jeder Leiterplatte und elektronischen Baugruppe und steht in hundert verschiedenen Typen zur Verfügung. Bei der Auswahl des Basismaterials sind verschiedene Kriterien zu beachten. Zudem muss die Beschreibung der eingesetzten Materialien noch vor Abschluß des Schaltplankonzeptes vorliegen.weiter
03.11.10 -Gerade mal 1 mm × 0,5 mm misst ein SMD-Bauteil 0402. Das Design der Anschlußflächen muss die Anforderungen der realen Fertigung beim Leiterplatten- und Baugruppenhersteller berücksichtigen.weiter
17.11.10 -Korrekt dimensionierte Padstacks haben entscheidenden Einfluss auf gut oder schlecht ausgebildete Lötstellen im Fertigungsprozess. Je anspruchsvoller das Design, um so wichtiger ist der richtig ausgelegte Padstack, die grafische Darstellung von Bauteilanschlussflächen, Vias oder Montagebohrungen auf allen Ebenen im Leiterplatten-Design-Programm.weiter
20.12.10 -Eine pauschale Spezifikation von Basismaterial nur mit dem Begriff "FR4" birgt ein erhebliches Risiko beim Löten der Baugruppen im bleifreien Lötprozess. Baugruppenspezialist Rainer Taube erklärt warum das der Fall ist und mit welchen Maßnahmen sich die Gefahr der Delaminierung der Leiterplatten reduzieren lässt.weiter
01.02.11 -Kein Multlayer würde ohne Kontaktierungen, die metallisierten Bohrungen, funktionieren. Bei der Konstruktion des Multilayers ist das Aspect-Ratio eine unverzichtbare Kenngröße mit weitreichenden Konsequenzen für die Vias sowie die Leiterbahnbreiten und -abstände.weiter
17.03.11 -Von der Pflicht zur sorgfältigen Dokumentation seines PCB-Designs kann der Entwickler nicht befreit werden. Alle erstellten Dokumente sind mit dem Design zu archivieren.weiter
23.03.11 -Diese Folge befasst sich mit den allgemeinen Anforderungen an Anschlussflächen, die sich aus den Lötverfahren ergeben. Fehlerbilder, Lösungsansätze und die Anforderungen an Anschlussflächen für aktuelle Bauformen ist Gegenstand einer späteren Veröffentlichung.weiter
31.05.11 -Die vorherige Folge befasste mit den allgemeinen Anforderungen an Anschlussflächen, die sich aus den Lötverfahren ergeben. In der vorliegenden Fortsetzung geht es um Fehlerbilder, Lösungsansätze und die Anforderungen an Anschlussflächen für aktuelle Bauformen.weiter
24.05.11 -Der Teil 2 der Folge 7 (ELEKTRONIKPRAXIS 10/2011) behandelte das Thema "Anschlussflächen auf Leiterplatten" und erläuterte die Anforderungen an die Anschlussgeometrie zweipoliger Bauteile. Dritter und letzter Teil von Folge 7 informiert darüber, welche Vorgaben für die Bauteile der nächsten Generation, der BTC (Bottom Termination Components) erfüllt werden müssen.weiter
28.06.11 -Was Aspect-Ratio ist und wie die Metallisierung von Bohrungen den Multilayer-Aufbau beeinflusst wurde bereits erklärt. Jetzt geht es um das Aspect-Ratio für Leiterplattenbilder.weiter
15.07.11 -Für das Leiterplattendesign muss die CAD-Bibliothek geeignete und umfassende Informationen zur Verfügung stellen. Doch welche genau sind das und wie sind sie für welche Aufgabenstellung zu verwenden?weiter
22.08.11 -Hunderte von Signalnetzen kompakt und funktionssicher zu verdrahten ist möglich, wenn die PCB aus mehreren Ebenen zu einem Multilayer zusammengebaut werden kann. Dazu gibt es Regeln und Vorgaben.weiter
30.08.11 -In der Folge 10 wurde die Komplexität heutiger Multilayer-Lagenaufbauten hinreichend belegt. Deshalb muss die Dokumentation den neuen Anforderung gerecht werden.weiter
19.10.11 -Alle am Produktionsprozess der Baugruppe Mitwirkende müssen sich abstimmen. CAD-Design, Leiterplattenproduktion und Baugruppenfertigung arbeiten dabei Hand in Hand. Ein Muss ist die Dokumentation.weiter
02.11.11 -Eine optimale Entflechtung ist immer von mehreren Faktoren abhängig. Die Erarbeitung einer geeigneten Strategie bleibt die Kernaufgabe des Designers und kann nicht an ein Softwareprogramm delegiert werden.weiter
23.11.11 -Konstruktive Freiräume, große Stabilität und hohe Zuverlässigkeit sind nur drei von vielen Vorteilen starrflexibler Leiterplatten. Diese Folge skizziert Fertigungsaspekte solcher Boards und was zu beachten ist.weiter
01.12.11 -Es gibt kaum noch Leiterplatten ohne Lackaufdruck. Zwischen den Lacken und Coatings, die mit der Baugruppenproduktion aufgebracht werden, besteht eine Wechselwirkung, die kritisch sein kann.weiter
24.01.12 -Wohlüberlegtes Platzieren vereinfacht das Routing. Beim Platzieren „auf die Schnelle“ wird aus einem 6-Lagen-Multilayer schnell ein8- oder 10-Lagen-Board. Im schlimmsten Fall ist es unentflechtbar.weiter
Die Serie wird regelmäßig ergänzt.
Diese Serie schreiben für Sie:
Arnold Wiemers ist der Leiterplatte seit 28 Jahren verbunden. Von 1985 bis 2009 war er bei der ILFA GmbH in Hannover beschäftigt. Er war dort verantwortlich für die Fachbereiche CAD und CAM, für die Auftragsvorbereitung und für die Dokumente im Internet.
Er ist seit 1982 freier Softwareentwickler (ISW), vornehmlich für branchentypische Applikationen im Bereich der Leiterplatte, wie die Kalkulation und die Fertigungssteuerung von Leiterplatten. Diverse Fachveröffentlichungen. Referent für Seminare, Konferenzvorträge und Workshops zum Thema Leiterplattentechnologie (MFT, MPS, Impedanz, Multilayersysteme, Designregeln, Gerber, LP2010).
Arnold Wiemers ist vom IPC zertifizierter CID, CID+ und Instructor sowie FED-Designer. Aktive Mitarbeit am Schulungskonzept des FED. Gründungsmitglied und Mitarbeit in der internationalen "Projektgruppe Design" des FED und des VdL. Mitinitiator des Projektes „Die Leiterplatte 2010“ zusammen mit unitel und ELEKTRONIKPRAXIS.
Seit 2009 ist er Mitinhaber der LeiterplattenAkademie GmbH. Dort arbeitet er in der Funktion und Verantwortung eines Technischen Direktors am Aufbau und der Durchführung von eigenen Fachseminaren zum Themenkreis CAD, Leiterplattentechnologie und Baugruppenproduktion.
Rainer Taube ist Geschäftsführer und Inhaber der 1986 in Berlin gegründeten Firma TAUBE ELECTRONIC GmbH. Ausgehend von der CAD-Design-Dienstleistung wurde die Fertigung von Baugruppen mit Beginn der 90er-Jahre der neue Schwerpunkt für das Unternehmen.
Dem ISO9001-Zertifikat von 1997 folgte 2002 die Zertifizierung der Mitarbeiter gemäß der IPC-A-610. Im gleichen Jahr wurde der Firma “TAUBE ELECTRONIC GmbH“ bereits der renommierte Preis "Baugruppenfertiger des Jahres" verliehen, eine Auszeichnung, die im Folgejahr sogar noch ein zweites Mal an das Unternehmen vergeben wurde.
Rainer Taube ist seit langen Jahren erfolgreich in der Aus- und Weiterbildung aktiv. Er ist Referent für Seminare, Konferenzvorträge und Workshops zum Thema Baugruppenfertigung. Rainer Taube ist zertifizierter Master IPC Trainer für die IPC-A-610. Er ist im FED-Vorstand zuständig für den Fachbereich "Baugruppen", arbeitet mit in der FED-/VdL-Projektgruppe "Design" und in der Normung bei DKE682/IEC TC91.
Jennifer Vincenze verfügt über weitreichendes und anerkanntes Fachwissen im CAD-Design. Sie ist vom IPC zertifizierter CID, CID+, Instructor und FED-Designer mit mehr als 20 Jahren Berufserfahrung.
Seit April 2010 ist sie bei der tecnotron elektronik GmbH im Softwarevertrieb tätig. Sie betreut die Nutzer sowohl softwarebezogen als auch in technologischen Aspekten und bietet Ihnen fachmännische Unterstützung. Zu ihren Aufgaben gehören zusätzlich die interne Aus- und Weiterbildung und die technische Dokumentation der Pulsonix EDA-Software.
Bei der ILFA GmbH in Hannover war sie zuvor 22 Jahre in den Bereichen CAD-Design, interne Aus- und Weiterbildung, Dokumentation und technische Kundenberatung tätig.
Als Referentin arbeitet Jennifer Vincenz seit 2002 aktiv am Schulungskonzept des FED mit. Für die LeiterplattenAkademie GmbH referiert Sie seit 2009 das Fachseminar “CAD“. Frau Vincenz arbeitet an Projekten wie “Die Leiterplatte 2010“ mit, veröffentlicht dazu in Fachmedien und übersetzt Fachartikel für die ELEKTRONIKPRAXIS. Darüber hinaus ist die patente Fachfrau Referentin auf Konferenzen zum Thema “CAD-Design“ und “Leiterplattentechnologie“.
07.10.2009 - Das Projekt „Die Leiterplatte 2010“ liefert Ergebnisse. Drei aktive Jahre sind vergangen seit der ersten spontanen Idee, mit der Konstruktion einer High-Speed-CPU-Baugruppe eine Referenz für stabile Hardware im Hinblick auf das High-Speed- und EMV-Verhalten zu schaffen. Das Ergebnis sind praxiserprobte Lösungsansätze für die Realisierung von High-Speed-Baugruppen.
weiter
28.06.2010 - Am 15. Juni 2010 veranstalteten der Fachverband FED und ELEKTRONIKPRAXIS den 1. FED-Designer-Tag in Würzburg. An einem Tag loteten 8 Spezialisten mit langjähriger Praxiserfahrung die aktuellen und künftigen Anforderungen und Lösungswege für das Design von Leiterplatten und die Konstruktion von Baugruppen aus. Und dafür gab‘s viel Applaus!
weiter
03.11.2010 - Gerade mal 1 mm × 0,5 mm misst ein SMD-Bauteil 0402. Das Design der Anschlußflächen muss die Anforderungen der realen Fertigung beim Leiterplatten- und Baugruppenhersteller berücksichtigen.
weiter
Die 17-teilige Leiterplattenserie:
Empfehlungen für das fertigungsgerechte Layout von HDI- und Mikrovia-Leiterplatten
Das Kompendium
"Die Leiterplatte 2010"
Hier kostenlos bestellen
oder als E-Paper online Lesen:
deutsch englisch
(nicht registrierter User)